


# GPC<sup>®</sup> 153

General Purpose Controller 84C15

## MANUALE TECNICO



**grifo<sup>®</sup>**

ITALIAN TECHNOLOGY

Via dell' Artigiano, 8/6  
40016 San Giorgio di Piano  
(Bologna) ITALY

E-mail: [grifo@grifo.it](mailto:grifo@grifo.it)


<http://www.grifo.it>

<http://www.grifo.com>

Tel. +39 051 892.052 (r.a.) FAX: +39 051 893.661



GPC<sup>®</sup> 153 Edizione 3.10 Rel. 02 Maggio 2000

, GPC<sup>®</sup>, grifo<sup>®</sup>, sono marchi registrati della ditta grifo<sup>®</sup>

# GPC<sup>®</sup> 153

General Purpose Controller 84C15

## MANUALE TECNICO

Formato 100x149 mm; contenitore opzionale per guide ad  $\Omega$  DIN 46277-1 e 2; interfaccia per il **BUS industriale Abaco<sup>®</sup>**; **CPU CMOS 84C15** con quarzo da **20 MHz**; fino a **512K EPROM** o **FLASH EPROM** e fino a **512K SRAM**; **RAM/ROM disk** gestite tramite **FGDOS**; **EEPROM** seriale fino a 8 K; **dip Switch** da 6 vie e due jumpers di configurazione leggibili da software; **1 LED** di attività; **2** linee seriali in **RS 232** di cui una settabile in **RS 422**, **RS 485** o **Current Loop** con **baud rate** fino a **115 KBaud**; **16** linee di **I/O TTL**; **4 timer counter**; **8** linee di **A/D Converter**, tempo di conversione 6  $\mu$ s, range 0÷5V o 0÷10V con possibilità di lavorare in differenziale ( $\pm 5V$  o  $\pm 10V$ ) configurabile via software e range 0÷20 mA o 4÷20 mA configurabile via hardware, risoluzione fino a 12 bits+segno, possibilità di generare un **INT** a fine conversione; **Real Time Clock** in grado di gestire giorno, mese, anno, giorno della settimana, ore, minuti, secondi e di generare un **INT** con cadenze definibili da software; **Watch Dog** resettabili da software visualizzati tramite **LED**; circuiteria di **back up** per SRAM e RTC con batteria al **Litio** e connettore per eventuale batteria esterna; unica tensione di alimentazione a **5Vdc**, **280 mA**; vasta disponibilità di software di base e di **ambienti di sviluppo** che consentono di poter utilizzare la scheda tramite un normale **PC**, tra i pacchetti disponibili si possono citare: **FGDOS 153**; **PASCAL 80**; **CBZ 80**; **NSB8**; **RSD 153**; **HI TECH C 80**; **GET 80**; **DDS MICRO C 85**; **NO ICE Z80**; ecc.

**grifo<sup>®</sup>**

ITALIAN TECHNOLOGY

Via dell' Artigiano, 8/6  
40016 San Giorgio di Piano  
(Bologna) ITALY

E-mail: grifo@grifo.it

<http://www.grifo.it>

<http://www.grifo.com>


Tel. +39 051 892.052 (r.a.) FAX: +39 051 893.661



GPC<sup>®</sup> 153

Edizione 3.10

Rel. 02 Maggio 2000

, GPC<sup>®</sup>, grifo<sup>®</sup>, sono marchi registrati della ditta grifo<sup>®</sup>

## Vincoli sulla documentazione **grifo**<sup>®</sup> Tutti i Diritti Riservati

Nessuna parte del presente manuale può essere riprodotta, trasmessa, trascritta, memorizzata in un archivio o tradotta in altre lingue, con qualunque forma o mezzo, sia esso elettronico, meccanico, magnetico ottico, chimico, manuale, senza il permesso scritto della **grifo**<sup>®</sup>.

### IMPORTANTE

Tutte le informazioni contenute sul presente manuale sono state accuratamente verificate, ciononostante **grifo**<sup>®</sup> non si assume nessuna responsabilità per danni, diretti o indiretti, a cose e/o persone derivanti da errori, omissioni o dall'uso del presente manuale, del software o dell' hardware ad esso associato.

**grifo**<sup>®</sup> altresì si riserva il diritto di modificare il contenuto e la veste di questo manuale senza alcun preavviso, con l' intento di offrire un prodotto sempre migliore, senza che questo rappresenti un obbligo per **grifo**<sup>®</sup>.

Per le informazioni specifiche dei componenti utilizzati sui nostri prodotti, l'utente deve fare riferimento agli specifici Data Book delle case costruttrici o delle seconde sorgenti.

### LEGENDA SIMBOLI

Nel presente manuale possono comparire i seguenti simboli:



Attenzione: Pericolo generico



Attenzione: Pericolo di alta tensione

### Marchi Registrati

 , GPC<sup>®</sup>, **grifo**<sup>®</sup> : sono marchi registrati della **grifo**<sup>®</sup>.

Altre marche o nomi di prodotti sono marchi registrati dei rispettivi proprietari.

# INDICE GENERALE

<b>INTRODUZIONE .....</b>	<b>1</b>
<b>VERSIONE SCHEDA .....</b>	<b>1</b>
<b>INFORMAZIONI GENERALI .....</b>	<b>2</b>
<b>SIO .....</b>	<b>3</b>
<b>TIMER COUNTER.....</b>	<b>3</b>
<b>LINEE DI I/O DEL PIO .....</b>	<b>3</b>
<b>TASTO DI RESET .....</b>	<b>3</b>
<b>COMUNICAZIONE SERIALE .....</b>	<b>4</b>
<b>ABACO® I/O BUS.....</b>	<b>4</b>
<b>A/D CONVERTER .....</b>	<b>4</b>
<b>DISPOSITIVI DI CLOCK .....</b>	<b>6</b>
<b>WATCH DOG .....</b>	<b>6</b>
<b>LOGICA DI CONTROLLO .....</b>	<b>6</b>
<b>MMU .....</b>	<b>6</b>
<b>CONFIGURAZIONE SCHEDA .....</b>	<b>6</b>
<b>ALIMENTAZIONE DI BORDO .....</b>	<b>7</b>
<b>REAL TIME CLOCK .....</b>	<b>7</b>
<b>PROCESSORE DI BORDO .....</b>	<b>7</b>
<b>DISPOSITIVI DI MEMORIA .....</b>	<b>8</b>
<b>CARATTERISTICHE TECNICHE .....</b>	<b>10</b>
<b>CARATTERISTICHE GENERALI .....</b>	<b>10</b>
<b>CARATTERISTICHE FISICHE .....</b>	<b>10</b>
<b>CARATTERISTICHE ELETTRICHE .....</b>	<b>11</b>
<b>INSTALLAZIONE .....</b>	<b>12</b>
<b>CONNESSIONI CON IL MONDO ESTERNO .....</b>	<b>12</b>
<b>CN4 - CONNETTORE ALIMENTAZIONE CON SEZIONE ALIMENTATRICE ..</b>	<b>12</b>
<b>CN1 - CONNETTORE PER ABACO® I/O BUS .....</b>	<b>13</b>
<b>CN3A - CONNETTORE PER LINEA SERIALE A .....</b>	<b>14</b>
<b>CN3B - CONNETTORE PER LINEA SERIALE B .....</b>	<b>20</b>
<b>CN2 - CONNETTORE PER BATTERIA ESTERNA DI BACK UP .....</b>	<b>21</b>
<b>CN5 - CONNETTORE PER I/O DEL PIO .....</b>	<b>22</b>
<b>CN6 - CONNETTORE PER INGRESSI A/D CONVERTER .....</b>	<b>24</b>
<b>TRIMMER E TARATURE.....</b>	<b>26</b>
<b>INTERFACCIAMENTO DEGLI I/O CON IL CAMPO .....</b>	<b>26</b>
<b>SELEZIONE TIPO INGRESSI ANALOGICI .....</b>	<b>27</b>
<b>TEST POINT .....</b>	<b>27</b>
<b>INTERFACCE PER I/O DIGITALI.....</b>	<b>28</b>

<b>JUMPERS .....</b>	<b>30</b>
<b>JUMPERS A 2 VIE .....</b>	<b>31</b>
<b>JUMPERS A 3 VIE .....</b>	<b>34</b>
<b>JUMPER A 4 VIE .....</b>	<b>34</b>
<b>JUMPER A 5 VIE .....</b>	<b>35</b>
<b>JUMPER A 8 VIE .....</b>	<b>35</b>
<b>JUMPER J6 .....</b>	<b>36</b>
<b>BACK UP .....</b>	<b>36</b>
<b>RESET E WATCH DOG .....</b>	<b>37</b>
<b>INGRESSI DI CONFIGURAZIONE .....</b>	<b>37</b>
<b>COMUNICAZIONE SERIALE .....</b>	<b>38</b>
<b>SELEZIONE MEMORIE .....</b>	<b>40</b>
<b>SEGNALAZIONI VISIVE .....</b>	<b>41</b>
<b>INTERRUPTS .....</b>	<b>42</b>
<b>ALIMENTAZIONE .....</b>	<b>43</b>
<b>DESCRIZIONE SOFTWARE .....</b>	<b>44</b>
<b>MAPPAGGI ED INDIRIZZAMENTI .....</b>	<b>48</b>
<b>MAPPAGGIO DELLE RISORSE DI BORDO .....</b>	<b>48</b>
<b>MAPPAGGIO I/O .....</b>	<b>49</b>
<b>MAPPAGGIO ABACO® I/O BUS .....</b>	<b>51</b>
<b>MAPPAGGIO MEMORIE .....</b>	<b>51</b>
<b>DESCRIZIONE SOFTWARE DELLE PERIFERICHE DI BORDO .....</b>	<b>54</b>
<b>MEMORY MANAGEMENT UNIT .....</b>	<b>54</b>
<b>A/D CONVERTER .....</b>	<b>56</b>
<b>BUZZER .....</b>	<b>58</b>
<b>REAL TIME CLOCK .....</b>	<b>58</b>
<b>PERIFERICHE INTERNE DELLA CPU .....</b>	<b>60</b>
<b>WATCH DOG ESTERNO .....</b>	<b>60</b>
<b>EEPROM SERIALE .....</b>	<b>60</b>
<b>INGRESSI DI CONFIGURAZIONE .....</b>	<b>61</b>
<b>LED DI ATTIVITA' .....</b>	<b>61</b>
<b>BAUD RATE GENERATOR .....</b>	<b>62</b>
<b>SCHEDE ESTERNE .....</b>	<b>63</b>
<b>BIBLIOGRAFIA .....</b>	<b>67</b>
<b>APPENDICE A: SCHEMI ELETTRICI .....</b>	<b>A-1</b>
<b>APPENDICE B: DESCRIZIONE COMPONENTI DI BORDO .....</b>	<b>B-1</b>
<b>CPU Z84C15 .....</b>	<b>B-1</b>
<b>APPENDICE C: INDICE ANALITICO .....</b>	<b>C-1</b>

# INDICE DELLE FIGURE

FIGURA 1: SCHEMA A BLOCCHI .....	5
FIGURA 2: FOTO SCHEDA .....	9
FIGURA 3: CN2 - CONNETTORE ALIMENTAZIONE CON SEZIONE ALIMENTATRICE .....	12
FIGURA 4: CN1 - CONNETTORE PER ABACO® I/O BUS .....	13
FIGURA 5: CN3A - CONNETTORE PER COMUNICAZIONE SERIALE A .....	14
FIGURA 6: SCHEMA DI COMUNICAZIONE SERIALE .....	15
FIGURA 7: ESEMPIO DI COLLEGAMENTO PUNTO PUNTO IN RS 232 .....	16
FIGURA 8: ESEMPIO DI COLLEGAMENTO PUNTO PUNTO IN RS 422 .....	16
FIGURA 9: ESEMPIO DI COLLEGAMENTO PUNTO PUNTO IN RS 485 .....	16
FIGURA 10: ESEMPIO DI COLLEGAMENTO IN RETE IN RS 485 .....	17
FIGURA 11: ESEMPIO DI COLLEGAMENTO PUNTO PUNTO IN CURRENT LOOP A 2 FILI .....	18
FIGURA 12: ESEMPIO DI COLLEGAMENTO PUNTO PUNTO IN CURRENT LOOP A 4 FILI .....	18
FIGURA 13: ESEMPIO DI COLLEGAMENTO IN RETE IN CURRENT LOOP PASSIVO .....	19
FIGURA 14: CN3B - CONNETTORE PER COMUNICAZIONE SERIALE B .....	20
FIGURA 15: CN2 - CONNETTORE PER BATTERIA ESTERNA DI BACK UP .....	21
FIGURA 16: CN5 - CONNETTORE PER I/O DEL PIO .....	22
FIGURA 17: SCHEMA DEL COLLEGAMENTO LINEE DI I/O DEL PIO .....	23
FIGURA 18: CN5 - CONNETTORE PER INGRESSI A/D CONVERTER .....	24
FIGURA 19: SCHEMA D'INGRESSO A/D CONVERTER .....	25
FIGURA 20: DISPOSIZIONE CONNETTORI, MEMORIE, DIP SWITCH ETC. ....	29
FIGURA 21: TABELLA RIASSUNTIVA JUMPERS .....	30
FIGURA 22: TABELLA JUMPERS A 2 VIE .....	31
FIGURA 23: DISPOSIZIONE JUMPERS LATO COMPONENTI .....	32
FIGURA 24: DISPOSIZIONE JUMPERS LATO SALDATURE .....	33
FIGURA 25: TABELLA JUMPERS A 3 VIE .....	34
FIGURA 26: TABELLA JUMPERS A 4 VIE .....	34
FIGURA 27: TABELLA JUMPERS A 5 VIE .....	35
FIGURA 28: TABELLA JUMPERS A 8 VIE .....	35
FIGURA 29: JUMPERS J6 .....	36
FIGURA 30: DISPOSIZIONE DRIVER PER COMUNICAZIONE SERIALE .....	39
FIGURA 31: TABELLA DI SELEZIONE MEMORIE .....	40
FIGURA 32: TABELLA DELLE SEGNALAZIONI VISIVE .....	41
FIGURA 33: PIANTA COMPONENTI .....	47
FIGURA 34: TABELLA INDIRIZZAMENTO I/O - PARTE 1 .....	49
FIGURA 35: TABELLA INDIRIZZAMENTO I/O - PARTE 2 .....	50
FIGURA 36: MAPPAGGIO DELLE MEMORIE CON R/E=0 .....	52
FIGURA 37: MAPPAGGIO DELLE MEMORIE CON R/E=1 .....	53
FIGURA 38: TABELLA POSSIBILI PROGRAMMAZIONI SEZIONE DI MMU .....	55
FIGURA 39: TABELLA VALORI PER PROGRAMMAZIONE BAUD RATE .....	62
FIGURA 40: SCHEMA DELLE POSSIBILI CONNESSIONI .....	65
FIGURA A1: SCHEMA ELETTRICO IAC 01 .....	A-1
FIGURA A2: SCHEMA ELETTRICO KDX x24 .....	A-2
FIGURA A3: SCHEMA ELETTRICO QTP 16P .....	A-3
FIGURA A4: SCHEMA ELETTRICO QTP 24P - PARTE 1 .....	A-4
FIGURA A5: SCHEMA ELETTRICO QTP 24P - PARTE 2 .....	A-5
FIGURA A6: SCHEMA ELETTRICO SPA 03 .....	A-6



## INTRODUZIONE

L'uso di questi dispositivi é rivolto - IN VIA ESCLUSIVA - a personale specializzato.

Scopo di questo manuale é la trasmissione delle informazioni necessarie all'uso competente e sicuro dei prodotti. Esse sono il frutto di un'elaborazione continua e sistematica di dati e prove tecniche registrate e validate dal Costruttore, in attuazione alle procedure interne di sicurezza e qualità dell'informazione.

I dati di seguito riportati sono destinati - IN VIA ESCLUSIVA - ad un utenza specializzata, in grado di interagire con i prodotti in condizioni di sicurezza per le persone, per la macchina e per l'ambiente, interpretando un'elementare diagnostica dei guasti e delle condizioni di funzionamento anomale e compiendo semplici operazioni di verifica funzionale, nel pieno rispetto delle norme di sicurezza e salute vigenti.

Le informazioni riguardanti installazione, montaggio, smontaggio, manutenzione, aggiustaggio, riparazione ed installazione di eventuali accessori, dispositivi ed attrezzature, sono destinate - e quindi eseguibili - sempre ed in via esclusiva da personale specializzato avvertito ed istruito, o direttamente dall'ASSISTENZA TECNICA AUTORIZZATA, nel pieno rispetto delle raccomandazioni trasmesse dal costruttore e delle norme di sicurezza e salute vigenti.

I dispositivi non possono essere utilizzati all'aperto. Si deve sempre provvedere ad inserire i moduli all'interno di un contenitore a norme di sicurezza che rispetti le vigenti normative. La protezione di questo contenitore non si deve limitare ai soli agenti atmosferici, bensì anche a quelli meccanici, elettrici, magnetici, ecc.

Per un corretto rapporto coi prodotti, é necessario garantire leggibilità e conservazione del manuale, anche per futuri riferimenti. In caso di deterioramento o più semplicemente per ragioni di approfondimento tecnico ed operativo, consultare direttamente l'Assistenza Tecnica autorizzata.

Al fine di non incontrare problemi nell'uso di tali dispositivi, é conveniente che l'utente - PRIMA DI COMINCIARE AD OPERARE - legga con attenzione tutte le informazioni contenute in questo manuale. In una seconda fase, per rintracciare più facilmente le informazioni necessarie, si può fare riferimento all'indice generale e all'indice analitico, posti rispettivamente all'inizio ed alla fine del manuale.

## VERSIONE SCHEDA

Il presente manuale è riferito alla scheda **GPC® 153** versione **180398** e successive. La validità delle informazioni riportate è quindi subordinata al numero di versione della scheda in uso e l'utente deve quindi sempre verificare la giusta corrispondenza tra le due indicazioni. Sulla scheda il numero di versione è riportato in più punti sia a livello di serigrafia che di stampato (ad esempio sopra la batteria BT1 sia sul lato componenti che sul lato stagnature).

## INFORMAZIONI GENERALI

La scheda **GPC® 153** é un potente modulo di controllo, della fascia **Low-Cost**, in grado di funzionare autonomamente come periferica intelligente e/o remotata in una piú vasta rete di telecontrollo e/o di acquisizione.

La **GPC® 153** é fornita di un supporto in plastica provvisto degli attacchi per le guide ad **Omega** tipo **DIN 46277-1** e **DIN 46277-2**. In questo modo non é necessario l'uso di un rack, perché la scheda può essere montata, in modo piú economico, direttamente nel quadro elettrico. Dispone inoltre di varie soluzioni di alimentazione in modo da poter essere facilmente installata in tutti i sistemi di controllo senza dover provvedere ad apposite e costose sezioni alimentatrici esterne. La **GPC® 153** é dotata di una serie di connettori normalizzati, standard **Abaco®**, che le consentono di utilizzare immediatamente la numerosa serie di moduli **BLOCK** di I/O oppure permettono il collegamento, in modo molto semplice ed economico, delle interfacce da campo costruite direttamente dall'utente o da terze parti.

La presenza del connettore **Abaco® I/O BUS** consente inoltre di poter pilotare direttamente le schede di I/O tipo **ZBR 324÷ZBR 84**, **ZBT 324÷ZBT 84** e tramite **ABB 03**, **ABB 05**, ecc. é possibile gestire tutte le numerose schede periferiche disponibili sul **BUS Abaco®**.

La programmazione e l'uso delle risorse della scheda diventa estremamente semplice grazie all'uso del potente Sistema Operativo Romato **FGDOS**. Esso supporta i linguaggi ad alto livello e mette a disposizione le risorse di memoria come se fossero **ROM/RAM-Disk**, consentendo un immediato utilizzo ad alto livello di questi dispositivi. In abbinamento alla **MCI 64**, **FGDOS** gestisce le schede **PCMCIA** di **RAM Cards**, e direttamente, le periferiche di bordo come la **EEPROM** seriale. Consente inoltre la gestione diretta dei **Display LCD** o **Fluorescenti** e di una tastiera a matrice. Per un uso immediato di questa funzionalità, sono disponibili delle schede della serie **KDL-224** oppure, per chi ha bisogno di un oggetto finito, esiste il Pannello Operatore tipo **QTP 24P**. Questo Pannello Operatore, offerto nella versione a giorno, ha la stessa estetica della **QTP 24** ma, non disponendo di intelligenza locale, viene comandato direttamente dalla **GPC® 153**, consentendo così una notevole riduzione dei costi. **FGDOS**, oltre alla nota facilità di Debugger, consente di programmare direttamente a bordo scheda una **FLASH** con il programma utente.

- Modulo Intelligente della serie **Abaco® BLOCK**, nel formato 100x149.
- Contenitore, opzionale, per guide ad  $\Omega$  tipo **DIN 46277-1** e **DIN 46277-2**.
- **CPU Z84C15**, fornito di base con quarzo da **20 MHz**.
- Fino a 512K di **EPROM** o **FLASH EPROM** e fino a 512K di **SRAM**. Tramite **FGDOS** la memoria eccedente i 64K é vista come **RAM/ROM Disk**. E' possibile cancellare e riprogrammare autonomamente la **FLASH** di bordo con il programma utente.
- Circuiteria di **Back Up** per **SRAM**, tramite batteria al **LITIO** interna ed esterna.
- **Real Time Clock** con Batteria al Litio con possibilità di generare INT.
- **EEPROM** seriale fino ad 8KBytes.
- Sezione opzionale di **A/D Converter Multi Range** con 8 linee da **12 Bits**, 6  $\mu$ s, Track-Hold, 5Mhz Bandwidth, 100Ksps Sampling -Rate. Fondo scala settabile software:  $\pm 10V$ ,  $\pm 5V$ ,  $+10V$ ,  $+5V$  oppure  $0\div 20mA$  o  $4\div 20mA$ .
- 16 linee TTL di **I/O**, settabili da software a livello bit gestite dalla **PIO** interna.
- **1 LED** di stato e circuiteria per **buzzer** attivo.
- 1 Dip Switch da 6 vie, leggibile da software e due jumpers di cui uno per selezionare il modo di RUN/DEBUG.
- 4 Canali di **CTC** di cui 2 a piena disposizione utente con possibilità di conteggio impulsi e generazione interrupts.

- 2 linee seriali in **RS 232**, di cui una settabile in RS 422, RS 485 o Current Loop.
- Doppio Baud rate generator, settabile da software, fino a 115.200 Baud.
- Circuiterie di **Watch Dog**, disinseribile da hardware, con LED di segnalazione.
- Connettore di espansione per **Abaco® I/O BUS** da 26 vie.
- 1 connettore standard di **I/O Abaco®**, ed un conn.stan. di **A/D Abaco®**, da 20 vie.
- Funzione di Low Power in **Halt Mode, Idle Mode. Stop Mode**.
- Alimentatore, opzionale, incorporato o alimentazione esterna da **5 Vdc, 280 mA**.
- Protezione della logica di bordo dai transienti tramite **TransZorb™**.
- Vasta disponibilità di software di sviluppo quali **Remote Symbolic Debugger**, Macro Assembler, GET 80, BASIC Compiler, FORTH, Compilatore C, **HTC-80, Lisp, Compilatore PASCAL**, ecc.

## SIO

Periferica in grado di gestire due linee per la comunicazione seriale. Il dispositivo può essere utilizzato per la comunicazione con tutti i sistemi provvisti di una linea seriale bufferata in RS 232, RS 422, RS 485 o Current Loop. Dal punto di vista software è infatti definibile la velocità di comunicazione, la lunghezza della parola, il numero di stop bit, la parità e lo stato dei segnali di handshake hardware. Il tutto avviene tramite una semplice programmazione di 4 registri allocati nello spazio di I/O della CPU da un'apposita logica di controllo.

## TIMER COUNTER

La sezione di timer counter di bordo è costituita dalla sezione CTC del microprocessore e dispone di 4 canali ad 8 bit indipendenti e programmabili via software. La periferica è vista tramite 4 registri, situati nello spazio di I/O dalla logica di controllo della scheda, con cui possono essere definite le modalità di funzionamento (timer o counter, prescaler, trigger, ecc.) e l'eventuale generazione d'interrupt. Due dei quattro canali sono usati come baud rate generator per le linee seriali.

## LINEE DI I/O DEL PIO

Periferica in grado di gestire due port paralleli da 8 bit per un totale di 16 linee di I/O logico a livello TTL, con direzionalità settabile a livello di bit. Tali linee di I/O hanno la possibilità di generare interrupt. In questo modo una determinata condizione esterna può distogliere la CPU dalle normali operazioni, in modo da rispondere sempre e prontamente a tutti gli eventi. Il PIO viene completamente gestito via software tramite la programmazione di 4 registri situati nello spazio di I/O della CPU da un'apposita logica di controllo.

## TASTO DI RESET

Sulla **GPC® 153** è presente un comodo pulsante di reset che una volta premuto farà ripartire la scheda da una condizione di azzeramento generale. La funzione principale di questo tasto è quella di uscire da condizioni di loop infinito, soprattutto durante la fase di debug o di garantire uno stato certo di partenza.

## COMUNICAZIONE SERIALE

La comunicazione seriale è completamente settabile via software per quanto riguarda sia il protocollo sia la velocità (da un minimo di 600 ad un massimo di 115200 Baud) ed in modo completamente autonomo per entrambe le linee di comunicazione. Tali settaggi avvengono tramite la programmazione del SIO interno allo Z84C15 e della sezione di baud rate generator, di cui la scheda è provvista, quindi per ulteriori informazioni si faccia riferimento alla documentazione tecnica della casa costruttrice o all'appendice B di questo manuale.

Dal punto di vista hardware è invece possibile selezionare, tramite una serie di comodi jumpers, il protocollo fisico di comunicazione. In particolare una linea è sempre bufferata in RS 232, mentre la rimanente può essere bufferata in RS 232, RS 422, RS 485 o Current Loop; in quest'ultimo caso è definibile anche se la comunicazione avviene in Full Duplex o Half Duplex.

La **GPC® 153** dispone di una doppia circuiteria di baud rate generator basata su altrettanti canali del timer counter (CTC) di bordo; per questo in caso di utilizzo delle linee seriali, non sono più disponibili all'utente tutti i quattro canali di CTC.

## ABACO® I/O BUS

Una delle caratteristiche di fondamentale importanza della **GPC® 153** è quella di disporre del cosiddetto **ABACO® I/O BUS**: ovvero un connettore normalizzato **ABACO®** con cui è possibile collegare la scheda ad una serie di moduli esterni intelligenti e non. Tra questi si trovano moduli per acquisizione di segnali analogici (A/D), per la generazione di segnali analogici (D/A), per gestione di linee di I/O logico, per counter, ecc. e ne possono essere realizzati anche su specifiche richieste dell'utente. Utilizzando mother board come l'**ABB 03** o l'**ABB 05** è inoltre possibile gestire tutte le schede periferiche in formato Europa con interfaccia per BUS **ABACO®**. Tale caratteristica rende la scheda espandibile con un ottimo rapporto prezzo/prestazioni e quindi adatta a risolvere molti dei problemi dell'automazione industriale.

## A/D CONVERTER

La sezione di A/D Converter della **GPC® 153** è basata su un convertitore DAS (Data Acquisition System) di precisione che sfrutta il principio delle approssimazioni successive con circuiteria di track-hold interna. Le caratteristiche principali di questa sezione sono: risoluzione di 12 bit in modalità unipolare o di 11 bit più segno in modalità bipolare; ingressi multi range configurabili via software nelle modalità  $\pm 5$  V,  $\pm 10$  V,  $0 \div 5$  V, e  $0 \div 10$  V e via hardware nelle modalità  $0 \div 20$  mA,  $4 \div 20$  mA; tempo di conversione su singolo canale di 6  $\mu$ sec; 100 Ksps di sample rate su ogni canale; semplice gestione software; generazione interrupt di fine conversione. La sezione A/D converter è completamente gestita via software, tramite la programmazione di due registri allocati nello spazio di I/O dalla logica di controllo.

La sezione A/D è opzionale, ovvero non presente se non specificata in fase di ordine della scheda; può eventualmente essere aggiunta in un secondo tempo, ma solo dal personale specializzato della **grifo®**. Il codice dell'opzione A/D converter da specificare in fase di ordine è **.AD**.




FIGURA 1: SCHEMA A BLOCCHI

## DISPOSITIVI DI CLOCK

Sulla **GPC® 153** sono presenti due circuiti separati che provvedono a generare rispettivamente la frequenza di clock per la CPU (20 MHz) e la frequenza per la generazione del Baud Rate (1,8432 MHz), relativo alle linee di comunicazione seriale della scheda. La scelta di utilizzare due circuiti e quindi due quarzi indipendenti, è legata alla possibilità di poter variare la frequenza di lavoro della CPU senza dover intervenire sul software di gestione della comunicazione ed allo stesso tempo avere la possibilità di raggiungere le massime prestazioni in termini di tempo, sia per quanto riguarda l'esecuzione che la comunicazione seriale.

## WATCH DOG

La scheda **GPC® 153** è provvista di due circuiterie separate di Watch Dog che, se utilizzate, consentono di uscire da stati di loop infinito o da condizioni anomale non previste dal programma applicativo. Tali circuiterie sono composte da una sezione monostabile interna al microprocessore caratterizzata da un tempo di intervento programmabile e da una sezione astabile/monostabile esterna con un tempo d'intervento tipico di circa 1,5 sec. La gestione avviene completamente via software (tramite l'accesso ad opportuni registri situati nello spazio d'indirizzamento della CPU) e conferisce al sistema basato sulla scheda, una sicurezza estrema. I tempi d'intervento della circuiteria di Watch Dog esterna possono essere eventualmente variati su specifica richiesta dell'utente, intervenendo su apposite reti RC; in caso di necessità contattare la **grifo®**.

## LOGICA DI CONTROLLO

Il mappaggio di tutti i registri delle periferiche presenti sulla scheda e dei dispositivi di memoria, è affidata ad un'opportuna logica di controllo che si occupa di allocare tali dispositivi nello spazio d'indirizzamento della CPU. Per maggiori informazioni fare riferimento al paragrafo "MAPPAGGIO DELL'I/O".

## MMU

Al fine di poter gestire in modo pratico ed efficace le configurazioni di memoria di cui può essere dotata la **GPC® 153**, a partire dallo spazio d'indirizzamento logico di 64 KByte del microprocessore, è stata prevista un'apposita sezione di MMU. Tale sezione provvede tramite una facile programmazione software, l'allocazione dei 64K di lavoro all'interno dello spazio di memoria massimo di 1024K.

## CONFIGURAZIONE SCHEDA

Allo scopo di rendere configurabile la scheda ed in particolare il programma applicativo sviluppato, è stato previsto un dip switch a 6 vie. La possibilità di acquisire via software lo stato di questi dips, fornisce all'utente la possibilità di gestire diverse condizioni tramite un unico programma, senza dover rinunciare ad altre linee d'ingresso (le applicazioni caratteristiche sono: selezione della lingua di rappresentazione, definizione parametri del programma, selezione delle modalità operative, ecc.). Sempre in merito alla configurazione della scheda, sulla **GPC® 153** sono stati previsti due LED di attività, gestiti via software con cui l'utente può segnalare visivamente lo stato di tutto il sistema.

## ALIMENTAZIONE DI BORDO

Una delle caratteristiche peculiari della **GPC® 153** è quella di poter essere provvista di una sezione alimentatrice a bordo scheda che provvede a generare l'unica tensione di alimentazione necessaria di +5 Vdc. In caso di assenza della sezione alimentatrice quest'ultima è l'unica tensione richiesta dalla scheda, viceversa sono disponibili due diverse sezioni alimentatrici: quella lineare che richiede una tensione 6÷12 Vac e quella switching che necessita di una tensione 15÷24 Vac (per maggiori informazioni vedere apposito paragrafo "TENSIONI DI ALIMENTAZIONE". La tensione di alimentazione può essere fornita tramite appositi connettori standardizzati di facile ed immediata installazione. Sulla scheda sono state adottate tutte le scelte circuitali e componentistiche che tendono a ridurre i consumi, compresa la possibilità di far lavorare il microprocessore in idle e stop mode ed a ridurre la sensibilità ai disturbi.

Il tipo di alimentazione della scheda non può essere variato dall'utente e deve quindi essere specificato in fase di ordine.

## REAL TIME CLOCK

Il modulo di Real Time Clock da montare su IC3 è grado di gestire ore, minuti, secondi, giorno del mese, mese, anno e giorno della settimana in modo completamente autonomo. L'alimentazione del componente è fornita dalla circuiteria di back up in modo da garantire la validità dei dati in ogni condizione operative ed è completamente gestito via software, tramite la programmazione di 16 registri situati nello spazio di I/O della CPU da un'apposita logica di controllo. La sezione di RTC può inoltre generare interrupt in corrispondenza di intervalli di tempo programmabili via software in lodo da poter periodicamente distogliere la CPU dalle normali operazioni oppure periodicamente risvegliarla dagli stati di halt, idle, stop mode.

## PROCESSORE DI BORDO

La scheda **GPC® 153** è predisposta per accettare il processore Z84C15 prodotto dalla ZILOG. Tale processore ad 8 bit è codice compatibile con lo Z80 ed è quindi caratterizzato da un esteso set di istruzioni (158), da un'alta velocità di esecuzione e di manipolazione dati e da un'efficiente gestione vettorizzata degli interrupts. Di fondamentale importanza è la presenza delle seguenti periferiche interne al microprocessore:

- 16 linee di I/O settabili a livello di bit in grado di generare interrupts (PIO);
- 4 Timer Counter ad 8 bit, con funzione di prescaler programmabile (CTC);
- 2 linee seriali asincrone o sincrone complete di segnali di handshake (SIO);
- Watch Dog Timer;
- Wait state generator;
- Frequenza di Clock programmabile;
- Interrupt controller;
- Possibilità di operare in idle e stop mode, per minimizzare i consumi;

Per maggiori informazioni a riguardo di questo componente si faccia riferimento all'apposita documentazione della casa costruttrice, oppure all'appendice B di questo manuale.

## DISPOSITIVI DI MEMORIA

E' possibile dotare la scheda di un massimo di 1032KBytes di memoria variamente suddivisi con un massimo di 512KBytes di EPROM o FLASH EPROM, 512KBytes di SRAM, 8KBytes di EEPROM seriale . La scelta della configurazione delle memorie presenti sulla scheda può avvenire in relazione all'applicazione da risolvere e quindi in relazione alle esigenze dell'utente. Da questo punto di vista si ricorda che la scheda viene normalmente fornita con i soli 128KBytes di SRAM di lavoro più 512 Bytes di EEPROM seriale e che tutte le rimanenti memorie devono essere quindi opportunamente specificate in fase di ordine della scheda. Sfruttando la circuiteria di back up, l'eventuale batteria tampone esterna e la EEPROM seriale si ha la possibilità di mantenere i dati anche in assenza di alimentazione. Questa caratteristica fornisce alla scheda la possibilità di ricordare in ogni condizione, una serie di parametri come ad esempio la configurazione o lo stato del sistema . Il mappaggio delle risorse di memoria avviene tramite una opportuna circuiteria di bordo, che provvede ad allocare i dispositivi all'interno dello spazio d'indirizzamento del microprocessore. Per maggiori informazioni fare riferimento al capitolo "DESCRIZIONE HARDWARE" e "DESCRIZIONE SOFTWARE DELLE PERIFERICHE DI BORDO". Per una descrizione più approfondita sui dispositivi di memoria, sugli zoccoli da utilizzare e sullo strappaggio della scheda, fare riferimento al paragrafo "SELEZIONE MEMORIE".

Per ulteriori informazioni a riguardo dei dispositivi periferici descritti, si faccia riferimento alla documentazione tecnica della casa costruttrice o all'appendice B di questo manuale.




FIGURA 2: FOTO SCHEDA

## CARATTERISTICHE TECNICHE

### CARATTERISTICHE GENERALI

<b>Risorse della scheda:</b>	16 Input/Output (PIO) 4 Timer Counter ad 8 bit a livello TTL (CTC) 1 Linea bidirezionale RS 232 1 Linea bidirezionale RS 232, RS 422, RS 485 o Current Loop 1 LED gestibile via software 1 tasto locale di reset 1 Watch Dog interno alla CPU 1 Watch Dog esterno 1 Real Time Clock 8 linee di A/D Converter 1 Dip Switch da 6 dips 1 Buzzer 1 sezione alimentatrice 1 interfaccia <b>ABACO® I/O BUS</b>
<b>Memoria indirizzabile:</b>	IC5: EPROM da 128K x 8 a 512K x 8 FLASH EPROM da 128K x 8 a 512K x 8 IC4: SRAM da 128K x 8 o 512Kx8 IC 17: EEPROM seriale da 256 byte a 8192 byte
<b>CPU di bordo:</b>	ZILOG 84C15
<b>Frequenza quarzo CPU:</b>	20 MHz
<b>Frequenza Baud Rate generator:</b>	1,8432 MHz
<b>Risoluzione A/D:</b>	fino a 12 bit + segno
<b>Tempo conversione A/D:</b>	6 µsec
<b>Tempo intervento watch dog:</b>	1500 msec calibrato con una rete RC (watch dog esterno)

### CARATTERISTICHE FISICHE

<b>Dimensioni: (L x A x P):</b>	100 x 149 x 25 mm (senza contenitore) 110 x 160 x 60 mm (con contenitore per guide DIN)
<b>Peso:</b>	190 g (senza contenitore) 300 g (con contenitore per guide DIN)
<b>Connettori:</b>	CN1: 26 vie scatolino verticale M CN2: 2 vie scatolino verticale M

CN3A:	Plug a 6 vie 90 gradi F
CN3B:	Plug a 6 vie 90 gradi F
CN4:	2 vie rapida estrazione verticale M
CN5:	20 vie scatolino verticale M
CN6:	20 vie scatolino verticale M

<b>Range di temperatura:</b>	da 0 a 70 gradi Centigradi	
<b>Umidità relativa:</b>	20% fino a 90%	(senza condensa)

### CARATTERISTICHE ELETTRICHE

<b>Tensione di alimentazione:</b>	+5 Vcc		(senza sezione alimentatrice)
	6÷12 Vac	*	(sezione alimentatrice lineare)
	15÷24 Vac		(sezione alimentatrice switching)
<b>Corrente assorbita sui 5 Vdc:</b>	280 mA		
<b>Batteria di bordo di back up:</b>	3,0 Vdc; 1/2 AA		
<b>Corrente fornita sui +5 Vdc per carichi esterni:</b>	120 mA	*	(sezione alimentatrice switching)
	720 mA	*	(sezione alimentatrice lineare)
<b>Batteria esterna di back up:</b>	3,6÷5 Vdc		
<b>Corrente di back up:</b>	2 µ A		
<b>Ingressi analogici in tensione:</b>	0÷5; 0÷10; ±5; ±10 Vdc		(settabili via software)
<b>Ingressi analogici in corrente:</b>	0÷20; 4÷20 mA		(con modulo di conversione)
<b>Impedenza ingressi analogici:</b>	21 KΩ		(modalità unipolare)
	16 KΩ		(modalità bipolare)
<b>Rete terminazione RS 422, 485:</b>	Resistenza terminazione linea=	120Ω	
	Resistenza di pull-up sul positivo=	3,3KΩ	
	Resistenza di pull-down sul negativo=	3,3KΩ	

\* I dati riportati sono riferiti ad un lavoro a temperatura ambiente di 20 gradi centigradi (per ulteriori informazioni fare riferimento al paragrafo "TENSIONE DI ALIMENTAZIONE").

## INSTALLAZIONE


In questo capitolo saranno illustrate tutte le operazioni da effettuare per il corretto utilizzo della scheda. A questo scopo viene riportata l'ubicazione e la funzione degli strip, dei connettori, dei trimmers, dei LEDs, ecc. presenti sulla **GPC® 153**.

### CONNESSIONI CON IL MONDO ESTERNO

Il modulo **GPC® 153** è provvisto di 6 connettori con cui vengono effettuati tutti i collegamenti con il campo e con le altre schede del sistema di controllo da realizzare. Di seguito viene riportato il loro pin out ed il significato dei segnali collegati; per una facile individuazione di tali connettori, si faccia riferimento alla figura 29, mentre per ulteriori informazioni a riguardo del tipo di connessioni, fare riferimento alle figure successive che illustrano il tipo di collegamento effettuato a bordo scheda.

#### **CN4 - CONNETTORE ALIMENTAZIONE CON SEZIONE ALIMENTATRICE**

CN4 é un connettore a morsetti per rapida estrazione, composto da 2 contatti. Tramite CN4 deve essere fornita la tensione di alimentazione della scheda. Utilizzando la scheda senza la sezione alimentatrice, la tensione +5 Vdc deve essere fornita tramite il pin 26 (+Vdc) e il pin 25 (GND) di CN1.




**FIGURA 3: CN2 - CONNETTORE ALIMENTAZIONE CON SEZIONE ALIMENTATRICE**

Legenda:

**15÷24 Vac / 6÷12 Vac =** I - Linee per l'alimentazione 15÷24 Vac (sezione switching)  
 I - Linee per l'alimentazione 6÷12 Vac (sezione lineare)

**CN1 - CONNETTORE PER ABACO® I/O BUS**

CN1 è un connettore a scatolino verticale con passo 2.54 mm a 26 piedini. Tramite CN1 si effettua la connessione tra la scheda e la serie di moduli esterni di espansione, da utilizzare per l'interfacciamento diretto con il campo. Tale collegamento è effettuato tramite l'ABACO® I/O BUS di cui questo connettore riporta tutti i segnali a livello TTL.



**FIGURA 4: CN1 - CONNETTORE PER ABACO® I/O BUS**

Legenda:

- A0-A7** = O - Address BUS: BUS degli indirizzi.
- D0-D7** = I/O - Data BUS: BUS dei dati.
- /INT BUS** = I - Interrupt request: richiesta d'interrupt. Deve essere in open collector
- /NMI BUS** = I - Non Mascable Interrupt: richiesta d'interrupt non mascherabile.
- /IORQ** = O - Input Output Request: richiesta operazione Input Output su I/O BUS.
- /RD** = O - Read cycle status: richiesta di lettura.
- /WR** = O - Write cycle status: richiesta di scrittura.
- /RESET** = O - Reset: azzeramento.
- +5 Vdc** = I/O - Linea di alimentazione a +5 Vcc.
- GND** = - Linea di massa.
- N.C.** = - Non Collegato.

### CN3A - CONNETTORE PER LINEA SERIALE A

Il connettore per la comunicazione della linea seriale A, in RS 232, denominato CN3A sulla scheda, é del tipo PLUG a 6 vie. La disposizione di tali segnali, riportata di seguito, é stata studiata in modo da ridurre al minimo le interferenze ed in modo da facilitare la connessione con il campo, mentre i segnali rispettano le normative definite dal CCITT relative allo standard RS 232.




FIGURA 5: CN3A - CONNETTORE PER COMUNICAZIONE SERIALE A

Legenda:

<b>RxDA RS 232</b>	=	I	- Receive Data: linea di ricezione in RS 232 della seriale B.
<b>TxDA RS 232</b>	=	O	- Transmit Data: linea di trasmissione in RS 232 della seriale B.
<b>CTSA RS 232</b>	=	I	- Clear To Send: linea di abilitazione alla trasmissione in RS 232 della seriale B.
<b>RTSA RS 232</b>	=	O	- Request To Send: linea di richiesta di trasmissione in RS 232 della seriale B.
<b>+5 Vdc/GND</b>	=	I	- Linea di alimentazione a +5 Vcc o linea di massa.
<b>GND</b>	=		- Linea di massa.




FIGURA 6: SCHEMA DI COMUNICAZIONE SERIALE




FIGURA 7: ESEMPIO DI COLLEGAMENTO PUNTO PUNTO IN RS 232




FIGURA 8: ESEMPIO DI COLLEGAMENTO PUNTO PUNTO IN RS 422





FIGURA 9: ESEMPIO DI COLLEGAMENTO PUNTO PUNTO IN RS 485



**FIGURA 10: ESEMPIO DI COLLEGAMENTO IN RETE IN RS 485**

Da notare che in una rete RS 485, devono essere presenti due resistenze di forzatura lungo la linea e due resistenze di terminazione ( $120 \Omega$ ), alle estremità della stessa, rispettivamente vicino all'unità Master ed all'ultima unità Slave.

A bordo della **GPC® 153** è presente la circuiteria di terminazione e forzatura, che può essere inserita o disinserita, tramite appositi jumpers, come illustrato in seguito.

In merito alla resistenza di terminazione dell'unità Master, provvedere a collegarla solo se questa non è già presente al suo interno (ad esempio molti convertitori RS232-RS485 ne sono già provvisti). Per maggiori informazioni consultare il Data-Book TEXAS INSTRUMENTS, "RS 422 and RS 485 Interface Circuits", nella parte introduttiva riguardante le reti RS 422-485.




FIGURA 11: ESEMPIO DI COLLEGAMENTO PUNTO PUNTO IN CURRENT LOOP A 2 FILI




FIGURA 12: ESEMPIO DI COLLEGAMENTO PUNTO PUNTO IN CURRENT LOOP A 4 FILI




FIGURA 13: ESEMPIO DI COLLEGAMENTO IN RETE IN CURRENT LOOP PASSIVO

Per il collegamento in Current Loop passivo sono possibili due diversi tipi di collegamento: a 2 fili ed a 4 fili. Tali connessioni sono riportate nelle figure 11 e 12; in esse é indicata la tensione per alimentare l'anello (**VCL**) e le resistenze di limitazione della corrente (**R**). I valori di tali componenti variano in funzione del numero di dispositivi collegati e della caduta sul cavo di collegamento; bisogna quindi effettuare la scelta considerando che:

- si deve garantire la circolazione di una corrente di **20 mA**;
- su ogni trasmettitore cadono mediamente **2,35 V** con una corrente di 20 mA;
- su ogni ricevitore cadono mediamente **2,52 V** con una corrente di 20 mA;
- in caso di cortocircuito sulla rete ogni trasmettitore dissipa al massimo **125 mW**;
- in caso di cortocircuito sulla rete ogni ricevitore dissipa al massimo **90 mW**.

Per maggiori informazioni consultare il Data-Book HEWLETT-PACKARD, nella parte che riguarda gli opto-accoppiatori per Current Loop denominati **HCPL 4100** e **HCPL 4200**.

## CN3B - CONNETTORE PER LINEA SERIALE B

Il connettore per la comunicazione della linea seriale B, in RS 232, RS 422, RS 485 o Current Loop, denominato CN3B sulla scheda, é del tipo PLUG a 6 vie. La disposizione di tali segnali, riportata di seguito, é stata studiata in modo da ridurre al minimo le interferenze ed in modo da facilitare la connessione con il campo, mentre i segnali rispettano le normative definite dal CCITT relative ad ognuno degli standard di comunicazione usati.




FIGURA 14: CN3B - CONNETTORE PER COMUNICAZIONE SERIALE B

Legenda:

<b>RXB- RS 422-485</b>	=	I	- Receive Data Negative: linea bipolare negativa di ricezione differenziale in RS 422 e RS 485 della seriale B.
<b>RXB+ RS 422-485</b>	=	I	- Receive Data Positive: linea bipolare positiva di ricezione differenziale in RS 422 e RS 485 della seriale B.
<b>TXB- RS 422</b>	=	O	- Transmit Data Negative: linea bipolare negativa di trasmissione differenziale in RS 422 e RS 485 della seriale B.
<b>TXB+ RS 422</b>	=	O	- Transmit Data Positive: linea bipolare positiva di trasmissione differenziale in RS 422 e RS 485 della seriale B.
<b>RxDB RS 232</b>	=	I	- Receive Data: linea di ricezione in RS 232 della seriale B.
<b>TxDB RS 232</b>	=	O	- Transmit Data: linea di trasmissione in RS 232 della seriale B.
<b>CTSB RS 232</b>	=	I	- Clear To Send: linea di abilitazione alla trasmissione in RS 232 della seriale B.
<b>RTSB RS 232</b>	=	O	- Request To Send: linea di richiesta di trasmissione in RS 232 della seriale B.

<b>RXB- C.L.</b>	=	I	- Receive Data Negative: linea bipolare negativa di ricezione in Current Loop della seriale B.
<b>RXB+ C.L.</b>	=	I	- Receive Data Positive: linea bipolare positiva di ricezione in Current Loop della seriale B.
<b>TXB- C.L.</b>	=	O	- Transmit Data Negative: linea bipolare negativa di trasmissione in Current Loop della seriale B.
<b>TXB+ C.L.</b>	=	O	- Transmit Data Positive: linea bipolare positiva di trasmissione in Current Loop della seriale B.
<b>+5 Vdc/GND</b>	=	I	- Linea di alimentazione a +5 Vcc o linea di massa.
<b>GND</b>	=		- Linea di massa.

## CN2 - CONNETTORE PER BATTERIA ESTERNA DI BACK UP

CN2 é un connettore a scatolino, verticale, maschio, con passo 2,54 mm a 2 vie.

Tramite CN2 può essere collegata una batteria esterna che provvede a mantenere i dati delle SRAM e dell'RTC di bordo ed a garantire il funzionamento del Real Time Clock, in assenza di tensione di alimentazione (per maggiori informazioni fare riferimento al paragrafo "BACK UP").




FIGURA 15: CN2 - CONNETTORE PER BATTERIA ESTERNA DI BACK UP

Legenda:

<b>+Vbat</b>	=	I	- Positivo della batteria esterna di back up.
<b>GND</b>	=	-	- Negativo della batteria esterna di back up.

## CN5 - CONNETTORE PER I/O DEL PIO

CN5 è un connettore a scatolino verticale con passo 2.54 mm a 20 piedini. Tramite CN5 si effettua la connessione tra l'interfaccia periferica programmabile PIO interna alla CPU e l'ambiente esterno, utilizzando i due port paralleli ad 8 bit e le linee di handshake di cui dispone. I segnali presenti su questo connettore coincidono con segnali logici a livello TTL.




FIGURA 16: CN5 - CONNETTORE PER I/O DEL PIO

Legenda:

<b>PIO PA.n</b>	= I/O - Linea digitale n del port A del PIO
<b>PIO PB.n</b>	= I/O - Linea digitale n del port B del PIO
<b>Vdc</b>	= O - Linea di alimentazione a +5 Vdc
<b>GND</b>	= - Linea di massa
<b>N.C.</b>	= - Non Collegato




FIGURA 17: SCHEMA DEL COLLEGAMENTO LINEE DI I/O DEL PIO

## CN6 - CONNETTORE PER INGRESSI A/D CONVERTER

CN6 é un connettore a scatolino a 90 gradi con passo 2.54 mm a 20 piedini.

Tramite CN6 possono essere collegate le 8 linee analogiche d'ingresso con il campo esterno. Tali linee sono direttamente collegate all'A/D di bordo della scheda, sono a bassa impedenza, sono provviste di un condensatore di filtro e possono variare nei range 0÷5 V, 0÷10 V, ±5 V, ±10 V. Tramite l'installazione di un opportuno modulo di conversione é inoltre possibile acquisire gli 8 ingressi singoli in corrente nel range 0÷20 mA o 4÷20 mA. La disposizione dei segnali su questo connettore é studiata in modo da ridurre tutti i problemi di rumore ed interferenza, garantendo quindi un'ottima trasmissione del segnale.




FIGURA 18: CN5 - CONNETTORE PER INGRESSI A/D CONVERTER

Legenda:

<b>CHn</b>	=	I	- Linea analogica d'ingresso collegata al canale n dell'A/D Converter
<b>AGND</b>	=	-	Linea di massa analogica
<b>+5 Vdc</b>	=	O	Linea di alimentazione a +5 Vdc
<b>GND</b>	=	-	Linea di massa digitale
<b>N.C.</b>	=	-	Non collegato




FIGURA 19: SCHEMA D'INGRESSO A/D CONVERTER

## INTERFACCIAMENTO DEGLI I/O CON IL CAMPO

Al fine di evitare eventuali problemi di collegamento della scheda con tutta l'elettronica del campo a cui la **GPC® 153** si deve interfacciare, si devono seguire le informazioni riportate nei precedenti paragrafi e le relative figure che illustrano le modalità interne di connessione.

- Per i segnali che riguardano la comunicazione seriale con i protocolli RS 232, RS 422, RS 485 e Current Loop fare riferimento alle specifiche standard di ognuno di questi protocolli.
- Tutti i segnali a livello TTL possono essere collegati a linee dello stesso tipo riferite alla massa digitale della scheda. Il livello 0V corrisponde allo stato logico 0, mentre il livello 5V corrisponde allo stato logico 1.
- I segnali d'ingresso alla sezione A/D Converter devono essere collegati a segnali analogici a bassa impedenza che rispettino il range di variazione ammesso che può essere 0÷5 V, 0÷10 V, ±5 V, ±10 V oppure 4÷20 mA, 0÷20 mA a seconda della configurazione. Da notare che gli 8 ingressi analogici presenti su CN6 sono dotati di condensatori di filtro che garantiscono una maggiore stabilità sul segnale acquisito, ma che allo stesso tempo abbassano la frequenza di taglio.

## TRIMMER E TARATURE

Sulla **GPC® 153** é presente il trimmer RV1 utilizzato per la taratura della scheda; tale componente permette di fissare il valore della tensione di riferimento su cui si basa la sezione di A/D Converter. La scheda viene sottoposta ad un accurato test di collaudo che provvede a verificare la funzionalità della stessa ed allo stesso tempo a tararla in tutte le sue parti. La taratura viene effettuata in laboratorio a temperatura costante di +20 gradi centigradi, seguendo la procedura di seguito descritta:

- Si effettua la taratura di precisione della Vref della sezione A/D ad un valore di 4,096 V regolando il trimmer RV1, tramite un multimetro galvanicamente isolato a 5 cifre, sul test point TP1 .
- Si verifica la corrispondenza tra segnale analogico fornito in ingresso e combinazione letta dalla sezione A/D converter. La verifica viene effettuata fornendo un segnale di verifica con un calibratore campione e controllando che la differenza tra la combinazione determinata dalla scheda e quella determinata in modo teorico, non superi la somma degli errori della sezione A/D.
- Si blocca il trimmer della scheda, opportunamente tarato, tramite vernice.

Le sezioni d'interfaccia analogica utilizzano componenti di alta precisione che vengono addirittura scelti in fase di montaggio, proprio per evitare lunghe e complicate procedure di taratura. Per questo una volta completato il test di collaudo e quindi la taratura, il trimmer RV1 viene bloccato, in modo da garantire una immunità della taratura anche ad eventuali sollecitazioni meccaniche (vibrazioni, spostamenti, ecc.).

Via software é possibile selezionare il range di variazione di ogni ingresso analogico tra 0÷5 V, 0÷10 V, ±5 V o ±10 V.

L'utente di norma non deve intervenire sulla taratura della scheda, ma se lo dovesse fare (a causa di derive termiche, derive del tempo, ecc.) deve rigorosamente seguire la procedura sopra illustrata. Per una facile individuazione di RV1 e TP1 a bordo scheda, si faccia riferimento alla figura 29.

## SELEZIONE TIPO INGRESSI ANALOGICI

La scheda **GPC® 153**, può avere ingressi analogici in tensione e/o corrente, come descritto nei precedenti paragrafi e capitoli. La selezione del tipo d'ingresso viene essere effettuata in fase di ordine della scheda montando un apposito modulo opzionale di conversione corrente-tensione basato su resistenze di caduta di precisione (codice opzione **.8420**). In particolare vale la corrispondenza:

R48	->	canale 0
R47	->	canale 1
R46	->	canale 2
R45	->	canale 3
R44	->	canale 4
R43	->	canale 5
R42	->	canale 6
R41	->	canale 7

Nel caso il modulo corrente-tensione non sia montato (default) il corrispondente canale accetta un ingresso in tensione nei range 0÷5 V, 0÷10 V, ±5 V o ±10V (selezionabili via software, in modo indipendente per ogni canale); viceversa un ingresso in corrente.

In questo caso il canale in questione deve essere configurato in modalità **0÷5 V**, ne segue che il valore della resistenza, su cui si basa il convertitore corrente-tensione, si ottiene dalla seguente formula:

$$R = 5 \text{ V} / I_{\text{max}}$$

Normalmente i moduli di conversione tensione-corrente, si basano su resistenze di precisione da **248Ω**, relative ad ingressi 4÷20 mA o 0÷20 mA. Per una facile individuazione del modulo descritto e delle relative resistenze componenti, fare riferimento alla figura 29, mentre per esigenze al di fuori dei valori sopracitati si prega di contattare la **grifo®**.

## TEST POINT

La scheda é provvista di un test point denominato TP1, che permette la lettura attraverso un multimetro galvanicamente isolato, della tensione di riferimento che viene regolata in laboratorio a  $V_{\text{ref}}=4,096 \text{ V}$ . Il TP1 é composto da due contatti con la seguente corrispondenza:

pin +	->	$V_{\text{ref}}$
pin -	->	GND

Per una facile individuazione di tale test point a bordo scheda, si faccia riferimento alla figura 29, mentre per ulteriori informazioni sul segnale  $V_{\text{ref}}$  si veda il paragrafo "TRIMMER E TARATURE".

## INTERFACCE PER I/O DIGITALI

Tramite CN5 (connettori compatibili con standard di I/O **ABACO**<sup>®</sup>) si può collegare la **GPC**<sup>®</sup> **153** ai numerosi moduli del carteggio **grifo**<sup>®</sup> che riportano lo stesso pin out. Dal punto di vista dell'installazione, queste interfacce richiedono solo un flat cable da 20 vie (FLT.20+20) con cui è possibile portare anche le alimentazioni, mentre dal punto di vista software la gestione è semplice ed immediata. Di particolare interesse è la possibilità di collegare direttamente serie di moduli come:

- **QTP 16P, QTP 24P, KDL x24, KDF 224, DEB 01**, ecc. con cui risolvere tutti i problemi di interfacciamento operatore locale. Questi moduli sono già dotati delle risorse necessarie per gestire un buon livello di colloquio uomo-macchina (includono infatti display alfanumerici, tastiera a matrice e LEDs di visualizzazione) ad una breve distanza dalla **GPC**<sup>®</sup> **153**. Dal punto di vista software i driver disponibili rendono utilizzabili le risorse dell'interfaccia operatore direttamente con le istruzioni ad alto livello per la gestione della console.
- **MCI 64** con cui risolvere tutti i problemi di salvataggio di grosse quantità di dati. Questo modulo è dotato di un connettore per memory card PCMCIA su cui possono essere inserite vari tipi di memory card (RAM, FLASH, ROM, ecc) nei vari size disponibili. Dal punto di vista software i driver disponibili coincidono con un completo file system e rendono utilizzabili le memory card direttamente con le istruzioni ad alto livello per la gestione dei files, oppure con procedure che consentono di leggere e scrivere dati ad indirizzi specifici della memory card.
- **IAC 01, DEB 01** con cui gestire una stampante con interfaccia parallela CENTRONICS. Quest'ultima può essere collegata direttamente all'interfaccia, con un cavo standard, e quindi gestita con le istruzioni relative alla stampante del linguaggio di programmazione utilizzato.
- **RBO xx, TBO xx, XBI xx, OBI xx** con cui bufferare i segnali di I/O TTL nei confronti del campo. Con questi moduli i segnali di input vengono convertiti in ingressi optoisolati di tipo NPN o PNP, mentre i segnali di output vengono convertiti in uscite galvanicamente isolate a transistor o relé.

Per maggiori informazioni relative si veda il capitolo "SCHEDE ESTERNE" e la documentazione del software utilizzato.




FIGURA 20: DISPOSIZIONE CONNETTORI, MEMORIE, DIP SWITCH ETC.



## JUMPERS

Esistono a bordo della **GPC® 153** 16 jumpers, di cui 4 a stagno, con cui é possibile effettuare alcune selezioni che riguardano il modo di funzionamento della stessa. Di seguito ne é riportato l'elenco, l'ubicazione e la loro funzione nelle varie modalit  di connessione.

JUMPERS	N. VIE	UTILIZZO
J1	2	Collega pin 26 di CN1 all'alimentazione +5 Vdc, della scheda
J2	3	Seleziona il size del dispositivo di memoria su IC4
J3	3	Seleziona dispositivo di memoria su IC5
J4	3	Seleziona dispositivo di memoria su IC5
J5	2	Collega batteria di bordo BT1 alla circuiteria di back up
J6	8	Definisce collegamenti segnali d'interrupt dell'ABACO® I/O BUS e dei canali 2,3 del CTC
J7	2	Collega segnale d'interrupt della sezione Real Tme Clock
J8	4	Seleziona collegamenti delle circuiterie di Watch Dog e reset
J9	2	Collega segnale d'interrupt della sezione A/D Converter
J10	2	Determina stato del segnale di handshake /DCDB usato come generico ingresso utente di configurazione.
J11	3	Determina stato del segnale di handshake /SYNCB, per la selezione della modalit� RUN o DEBUG
J12	5	Seleziona tipo di comunicazione per la linea seriale B tra RS 422 e RS 485
JS1, JS2	2	Collegano resistenza di terminazione e forzatura alla linea di ricezione in RS 422, RS 485
JS3	3	Seleziona il tipo di collegamento per il pin 1 di CN6B
JS4	3	Seleziona il tipo di collegamento per il pin 1 di CN6A

**FIGURA 21: TABELLA RIASSUNTIVA JUMPERS**

Nelle successive tabelle é riportata una descrizione tabellare delle possibili connessioni dei 16 jumpers con la loro relativa funzione. Per riconoscere tali connessioni sulla scheda si faccia riferimento alla serigrafia della stessa o alla figura 47 di questo manuale, dove viene riportata la numerazione dei pin dei jumpers, che coincide con quella utilizzata nella seguente descrizione. Per l'individuazione dei jumpers a bordo della scheda, si utilizzi invece le figure 32 e 33. In tutte le seguenti tabelle l'\* indica la connessione di default, ovvero quella impostata in fase di collaudo, con cui la scheda viene fornita.

## JUMPERS A 2 VIE

JUMPERS	CONNESSIONE	UTILIZZO	DEF.
J1	non connesso	Non collega il pin 26 di CN1 ai +5 Vcc di alimentazione della scheda	*
	connesso	Collega il pin 26 di CN1 ai +5 Vcc di alimentazione della scheda	
J5	non connesso	Non collega batteria di bordo BT1 alla circuiteria di back up	*
	connesso	Collega batteria di bordo BT1 alla circuiteria di back up	
J7	non connesso	Non collega segnale d'interrupt /INT della CPU alla sezione Real Time Clock	*
	connesso	Collega segnale d'interrupt /INT della CPU alla sezione Real Time Clock	
J9	non connesso	Non collega segnale d'interrupt /INT della CPU alla sezione A/D converter	*
	connesso	Collega segnale d'interrupt /INT della CPU alla sezione A/D converter	
J10	non connesso	Connette segnale /DCDB della SIO a +Vdc, settando uno stato logico 1.	*
	connesso	Connette segnale /DCDB della SIO a GND, settando uno stato logico 0.	
JS1, JS2	non connessi	Non collegano la circuiteria di terminazione e forzatura alla linea seriale B in RS 422-485	*
	connessi	Collegano la circuiteria di terminazione e forzatura alla linea seriale B in RS 422-485	

FIGURA 22: TABELLA JUMPERS A 2 VIE

\* indica la connessione di default, ovvero quella impostata in fase di collaudo, con cui la scheda viene fornita.




FIGURA 23: DISPOSIZIONE JUMPERS LATO COMPONENTI




FIGURA 24: DISPOSIZIONE JUMPERS LATO SALDATURE

**JUMPERS A 3 VIE**

JUMPERS	CONNESSIONE	UTILIZZO	DEF.
J2	posizione 1-2	Predisporre IC 4 per SRAM da 128K Byte	*
	posizione 2-3	Predisporre IC 4 per SRAM da 512K Byte	
J3	posizione 1-2	Predisporre IC 5 per EPROM	*
	posizione 2-3	Predisporre IC 5 per FLASH EPROM	
J4	posizione 1-2	Predisporre IC 5 per EPROM	*
	posizione 2-3	Predisporre IC 5 per FLASH EPROM	
J11	posizione 1-2	Connette segnale /SYNCB della SIO a GND, attivando LD9 e selezionando la modalità RUN	*
	posizione 2-3	Connette segnale /SYNCB della SIO a +5 Vdc, attivando LD8 e selezionando la modalità DEBUG	
JS3	posizione 1-2	Collega pin 1 di CN3B a GND	*
	posizione 2-3	Collega pin 1 di CN3B a +5 Vdc	
JS4	posizione 1-2	Collega pin 1 di CN3A a GND	*
	posizione 2-3	Collega pin 1 di CN3A a +5 Vsc	

**FIGURA 25: TABELLA JUMPERS A 3 VIE**
**JUMPER A 4 VIE**

JUMPERS	CONNESSIONE	UTILIZZO	DEF.
J8	non connesso	Connette circuiteria di reset solo a pulsante P1 e circuiteria di power good	*
	posizione 1-2	Connette circuiteria di Watch Dog interna al segnale di /INT della CPU	
	posizione 2-3	Connette la circuiteria di Watch Dog interna alla circuiteria di reset	
	posizione 3-4	Connette la circuiteria di Watch Dog esterna alla circuiteria di reset	

**FIGURA 26: TABELLA JUMPERS A 4 VIE**

\* indica la connessione di default, ovvero quella impostata in fase di collaudo, con cui la scheda viene fornita.

**JUMPER A 5 VIE**

JUMPERS	CONNESSIONE	UTILIZZO	DEF.
J12	posizione 1-2 e 3-4	Abilita comunicazione su linea seriale B in RS 485 (half duplex a 2 fili)	*
	posizione 2-3 e 4-5	Abilita comunicazione su linea seriale B in RS 422 (full duplex o half duplex a 4 fili)	

**FIGURA 27: TABELLA JUMPERS A 5 VIE****JUMPER A 8 VIE**

JUMPERS	CONNESSIONE	UTILIZZO	DEF.
J6	posizione 1-2	Collega segnale /NMI BUS dell'ABACO® I/O BUS al segnale /NMI della CPU	*
	posizione 2-4	Collega segnale di uscita canale 3 del CTC (ZC/T3) al segnale /NMI della CPU	
	posizione 1-3	Collega segnale /NMI BUS dell'ABACO® I/O BUS al segnale CLK/T3 del CTC	
	posizione 5-7	Collega segnale /INT BUS dell'ABACO® I/O BUS al segnale CLK/T2 del CTC	
	posizione 7-8	Collega segnale /INT BUS dell'ABACO® I/O BUS al segnale /INT della CPU	*

**FIGURA 28: TABELLA JUMPERS A 8 VIE**

\* indica la connessione di default, ovvero quella impostata in fase di collaudo, con cui la scheda viene fornita.

## JUMPER J6

Il jumper J6 può essere utilizzato anche come connettore per i segnali dei canali 2 e 3 del CTC e per alcuni segnali d'interrupts. La figura seguente ne riporta il pin out:




FIGURA 29: JUMPERS J6

Legenda:

- /INT BUS** = O - Interrupt request: richiesta d'interrupt da **ABACO**<sup>®</sup> I/O BUS.  
**/NMI BUS** = O - Non Mascable Interrupt: richiesta d'interrupt non mascherabile da **ABACO**<sup>®</sup> I/O BUS.  
**/INT** = I - Interrupt request: richiesta d'interrupt della CPU.  
**/NMI** = I - Non Mascable Interrupt: richiesta d'interrupt non mascherabile della CPU.  
**CLK/Tn** = I - Clock Trigger del canale n del CTC  
**ZC/TOn** = O - Zero Count Timer Out del contatore n del CTC

Tutti i segnali di J6 sono del tipo TTL e possono essere collegati a segnali che seguano le relative specifiche di funzionamento.

Tra le possibili connessioni di J6, utilizzato come jumper, sono particolarmente interessanti la connessione 1-2, 7-8 con cui i segnali d'interrupt dell'**ABACO**<sup>®</sup> I/O BUS generano **/INT** ed **/NMI** della CPU e la connessione 1-3, 5-7 con cui gli stessi segnali d'interrupt dell'**ABACO**<sup>®</sup> I/O BUS vengono collegati ai canali del CTC e quindi contati. In particolare, in abbinamento alle chede **ZBT xxx** e **ZBR xxx**, dei segnali digitali optoisolati d'ingresso possono generare interrupts e quindi essere velocemente serviti da apposite procedure software, oppure essere contati via hardware.

I canali 0 ed 1 del CTC sono collegati internamente e svolgono la funzione di baud rate generator rispettivamente per la seriale A e B; se le linee seriali non sono utilizzate, i canali che si liberano possono essere utilizzate per il programma applicativo ma solo in modalità timer.

## BACK UP

La **GPC**<sup>®</sup> **153** é provvista di una batteria al litio BT1 che provvede a tamponare le SRAM ed il RTC di bordo anche in assenza della tensione di alimentazione. Il jumper J5 provvede a collegare o meno questa batteria in modo da salvaguardarne la durata prima dell'installazione o in tutti i casi in cui il back up non é necessario. Una seconda batteria esterna può essere collegata alla circuiteria di back up tramite il connettore CN2: quest'ultima non é interessata dalla configurazione del jumper J5 e sostituisce a tutti gli effetti la BT1.

Per la scelta della batteria esterna di back up seguire le indicazioni del paragrafo "CARATTERISTICHE ELETTRICHE", mentre per la sua individuazione si veda la figura 24.

## RESET E WATCH DOG

La scheda **GPC® 153** è dotata di due circuiterie di Watch Dog, una interna alla CPU ed una esterna, molto efficienti e di facile gestione software. Le caratteristiche della circuiteria esterna sono le seguenti:

- funzionamento astabile;
- tempo d'intervento di circa 1,5 sec (settabile variando un rete RC);
- attivazione via hardware;
- retrigger via software;

Nel funzionamento astabile una volta scaduto il tempo d'intervento la circuiteria si attiva, rimane attiva per il tempo di reset e quindi si disattiva nuovamente. L'intervento del Watch Dog esterno è segnalato dall'accensione del LED LD3.

Le caratteristiche della circuiteria interna sono le seguenti:

- funzionamento monostabile;
- tempo d'intervento programmabile via software;
- attivazione via software e via hardware;
- retrigger via software;

Si ricorda che nel funzionamento monostabile, una volta scaduto il tempo d'intervento, la circuiteria di Watch Dog si attiva rimanendo attiva fino ad un power on o reset.

In corrispondenza dell'attivazione e successiva disattivazione del segnale di /RESET la scheda riprende l'esecuzione del programma salvato su IC5 (all'indirizzo 0000H), partendo da una condizione di azzeramento generale.

Si ricorda inoltre che il segnale di /RESET generato dalla scheda é riportato anche sul connettore K1 (pin 16C) e che tra le sorgenti di reset della **GPC® 153**, oltre alla circuiteria di Watch Dog esterna, sono sempre presente periferiche interne alla CPU e il pulsante P1.

Per quanto riguarda l'operazione di retrigger della circuiteria di Watch Dog esterna, si faccia riferimento al paragrafo "WATCH DOG" del capitolo "DESCRIZIONE SOFTWARE DELLE PERIFERICHE DI BORDO".

## INGRESSI DI CONFIGURAZIONE

La scheda **GPC® 153** è provvista di un Dip Switch a 6 vie (DSW1) e di 2 jumpers (J10 e J11); J11 svolge la funzione di RUN/DEBUG, tipicamente utilizzabili per la configurazione del sistema, i cui valori sono acquisibili via software. Le applicazioni più immediate possono essere quelle destinate al settaggio delle condizioni di lavoro od alla selezione di parametri relativi al firmware di bordo, come ad esempio: selezione della lingua di rappresentazione, identificazione del sistema all'interno di una rete di comunicazione seriale, selezione della modalità di test o di configurazione, ecc.

Le modalità di acquisizione degli ingressi di configurazione sono riportate nel capitolo "DESCRIZIONE SOFTWARE DELLE PERIFERICHE DI BORDO", mentre per una facile individuazione della loro posizione si vedano le figure 29 e 32.

## COMUNICAZIONE SERIALE

La linea di comunicazione seriale A della scheda **GPC® 153** può essere bufferata solo in RS 232, mentre la linea seriale B può essere bufferata in RS 232, RS 422, RS 485 o Current Loop. La selezione del tipo d'interfacciamento avviene via hardware e viene effettuata tramite un opportuno strippaggio dei jumpers di bordo, come può essere desunto dalla lettura delle precedenti tabelle. Dal punto di vista software sono invece definibili tutti i parametri del protocollo fisico di comunicazione tramite la programmazione dei registri interni della CPU.

Alcuni componenti necessari per le configurazioni RS 422, RS 485 e Current Loop non sono montati e collaudati sulla scheda in configurazione di default; per questo la prima configurazione della seriale B non in RS 232 deve essere sempre effettuata dai tecnici **grifo®**. A questo punto l'utente può cambiare autonomamente la configurazione seguendo le informazioni sotto riportate:

### - LINEA SERIALE B SETTATA IN RS 232 (configurazione default)

J12	=	indifferente	IC25	=	driver MAX 202
JS1, JS2	=	indifferente	IC26	=	nessun componente
			IC28	=	nessun componente
			IC27	=	nessun componente
			IC29	=	nessun componente

### - LINEA SERIALE B SETTATA IN CURRENT LOOP (opzione .CLOOP)

J12	=	indifferente	IC25	=	nessun componente
JS1, JS2	=	non connessi	IC26	=	nessun componente
			IC28	=	nessun componente
			IC27	=	HCPL 4200
			IC29	=	HCPL 4100

Da ricordare che l'interfaccia seriale in Current Loop è di tipo passivo e si deve quindi collegare una linea current loop attiva, ovvero provvista di un proprio alimentatore. L'interfaccia current loop può essere utilizzata per realizzare sia connessioni punto punto che multipunto con un collegamento a 4 o 2 fili.

### - LINEA SERIALE B SETTATA IN RS 422 (opzione .RS 422)


J12	=	posizione 2-3 e 4-5	IC25	=	nessun componente
JS1, JS2	=	(*1)	IC26	=	SN 75176 o MAX 483
			IC28	=	SN 75176 o MAX 483
			IC27	=	nessun componente
			IC29	=	nessun componente

Lo stato del segnale /RTSB, gestito via software, consente di abilitare o disabilitare il trasmettitore come segue:


/RTSB = livello basso = stato logico 0 -> trasmettitore attivo

/RTSB = livello alto = stato logico 1 -> trasmettitore disattivo


Per sistemi punto punto, la linea /RTSB può essere mantenuta sempre bassa (trasmettitore sempre attivo), mentre per sistemi multipunto si deve attivare il trasmettitore solo in corrispondenza della trasmissione.




Seriale B in RS 232



Seriale B in Current Loop



Seriale B in RS 422



Seriale B in RS 485

**FIGURA 30: DISPOSIZIONE DRIVER PER COMUNICAZIONE SERIALE**

- LINEA SERIALE B SETTATA IN RS 485 (opzione .RS 485)

J12	=	posizione 1-2 e 3-4	IC25	=	indifferente
JS1, JS2	=	(*1)	IC26	=	SN 75176 o MAX 483
			IC28	=	nessun componente
			IC27	=	nessun componente
			IC29	=	nessun componente

In questa modalità le linee da utilizzare sono i pin 4 e 5 di CN3, che quindi diventano le linee di trasmissione o ricezione a seconda dello stato del segnale /RTSB, gestito via software, come segue:

/RTSB = livello basso = stato logico 0 -> linea in trasmissione

/RTSB = livello alto = stato logico 1 -> linea in ricezione

Questa comunicazione la si utilizza sia per connessioni punto punto che multipunto con un collegamento a 2 fili. Sempre in questa modalità é possibile ricevere quanto trasmesso, in modo da fornire al sistema la possibilità di verificare autonomamente la riuscita della trasmissione; infatti in caso di conflitti sulla linea, quanto trasmesso non viene ricevuto correttamente e viceversa.

(\*1) Nel caso si utilizzi la linea seriale in RS 422 o RS 485, con i jumpers JS1 e JS2 é possibile connettere la circuiteria di terminazione e forzatura sulla linea . Tale circuiteria deve essere sempre presente nel caso di sistemi punto punto, mentre nel caso di sistemi multipunto, deve essere collegata solo sulle schede che risultano essere alla maggior distanza, ovvero ai capi della linea di comunicazione.

In fase di reset o power on, il segnale /RTSB è mantenuto a livello logico alto di conseguenza in seguito ad una di queste fasi il driver RS 485 è in ricezione o il driver di trasmissione RS 422 è disattivo, in modo da eliminare eventuali conflittualità sulla linea di comunicazione.

Per ulteriori informazioni relative alla comunicazione seriale fare riferimento agli esempi di collegamento delle figure 7÷13 ed all'appendice B di questo manuale.

## SELEZIONE MEMORIE

La GPC® 153 può montare fino ad un massimo di 1032K bytes di memoria variamente suddivisa:

IC	DISPOSITIVO	DIMENSIONE	STRIPPAGGIO
5	EPROM	128K Byte	J3 e J4 in posizione 1-2
	EPROM	256K Byte	J3 e J4 in posizione 1-2
	EPROM	512K Byte	J3 e J4 in posizione 1-2
	FLASH EPROM	128K Byte	J3 e J4 in posizione 2-3
	FLASH EPROM	512K Byte	J3 e J4 in posizione 2-3
4	SRAM	128K Byte	J2 in posizione 2-3
	SRAM	512K Byte	
17	EEPROM	256÷8K Byte	-

FIGURA 31: TABELLA DI SELEZIONE MEMORIE

Tutti i dispositivi sopra descritti devono essere con pin out di tipo JEDEC a parte l'EEPROM seriale di IC17 che deve essere richiesta alla **grifo®** in fase di ordine della scheda. Per quanto riguarda le sigle dei vari dispositivi che possono essere montati, fare riferimento alla documentazione della casa costruttrice.

Normalmente la **GPC® 153** é fornita nella sua configurazione di default con solamente 128K SRAM su IC4 e 512 bytes di EEPROM su IC17; ogni configurazione diversa può essere autonomamente montata dall'utente oppure richiesta nella fase di ordine. Sotto sono riportate i codici delle opzioni di memoria disponibili:

<b>.512K</b>	->	512K SRAM
<b>.EE08</b>	->	1K EEPROM seriale
<b>.EE16</b>	->	2K EEPROM seriale
<b>.EE64</b>	->	8K EEPROM seriale

Per ulteriori informazioni e costi delle opzioni, contattare direttamente la **grifo®**, mentre per una facile individuazione dei dispositivi di memoria fare riferimento alla figura 29.

### SEGNALAZIONI VISIVE

La scheda **GPC® 153** é dotata di 9 LEDs con cui segnala alcune condizioni di stato. La funzione principale di questi LEDs é quella di fornire un'indicazione visiva dello stato della scheda, facilitando quindi le operazioni di debug e di verifica di funzionamento di tutto il sistema. Per una più facile individuazione di tali segnalazioni visive, si faccia riferimento alla figura 29.

LEDs	COLORE	FUNZIONE
LD1	Rosso	Segnala l'attivazione della linea di /INT della CPU
LD2	Rosso	Segnala presenza della tensione di alimentazione a +5 Vdc
LD3	Rosso	Segnala l'attivazione della circuiteria di watch dog esterna
LD4	Verde	LED di attività gestito via software
LD5	Rosso	Segnala l'esecuzione di una operazione di retrigger della circuiteria di watch dog esterna
LD6	Rosso	Segnala l'attivazione della linea di /HALT della CPU
LD7	Rosso	Segnala l'attivazione della circuiteria di reset della scheda
LD8	Giallo	Segnala la connessione 2-3 di J11, corrispondente allo stato alto del segnale /SYNCB, associata allo stato di DEBUG mode
LD9	Verde	Segnala la connessione 1-2 di J11, corrispondente allo stato basso del segnale /SYNCB, associata allo stato di RUN mode

**FIGURA 32: TABELLA DELLE SEGNALAZIONI VISIVE**

## INTERRUPTS

Una caratteristica peculiare della **GPC® 153** è la notevole potenza nella gestione delle interruzioni. Di seguito viene riportata una breve descrizione di quali sono i dispositivi che possono generare interrupts e con quale modalità; per quanto riguarda la gestione di tali interrupts si faccia riferimento ai data sheets del microprocessore oppure all'appendice B di questo manuale.

- **ABACO® I/O BUS** -> Genera un /NMI se J6 é in posizione 1-2.  
Genera un /INT normale, senza rispettare la catena di priorità daisy chain, se J6 é in posizione 7-8.
- Real Time Clock -> Genera un /INT normale, senza rispettare la catena di priorità daisy chain, a seconda del collegamento di J1.
- Watch Dog interno -> Genera un /INT normale, senza rispettare ma catena di priorità daisy chain, a seconda del collegamento di J8.
- A/D Converter -> Genera un /INT normale, senza rispettare la catena di priorità daisy chain, se J9 é connesso.
- Periferiche della CPU -> Generano un /INT normale o vettorizzato, tenendo conto della catena di priorità daisy chain le sezioni: CTC, SIO, PIO.

La catena di priorità daisy chain presente sulla scheda è composta solo dalle tre periferiche SIO, PIO e CTC e può essere programmata via software tramite uno dei registri interni al microprocessore. In questo modo l'utente ha sempre la possibilità di rispondere in maniera efficace e veloce a qualsiasi evento esterno, stabilendo anche la priorità delle varie sorgenti. Per ulteriori informazioni si veda l'appendice B di questo manuale.

## ALIMENTAZIONE

La scheda **GPC® 153** dispone di una efficiente circuiteria che si presta a risolvere in modo comodo ed efficace il problema dell'alimentazione della scheda in qualsiasi condizione di utilizzo. Di seguito vengono riportate le possibili configurazioni della sezione alimentatrice:

- *Senza sezione alimentatrice (configurazione di default):*

In questa configurazione la scheda deve essere alimentata da una tensione di +5 Vdc che può essere fornita sugli appositi pin di CN1 o CN3A, CN3B. In caso di alimentazione fornita tramite i connettori plug CN3A o CN3B (ad esempio in sistemi distribuiti in cui più schede sono collegate in rete, tramite un solo cavo che porta sia i segnali di comunicazione che quelli di alimentazione), si devono configurare opportunamente i jumpers JS3 e JS4.

- *Con sezione alimentatrice lineare (opzione **ALIM.12**):*

In questa configurazione la scheda deve essere alimentata da una tensione di 6÷12 Vac, o corrispondente tensione continua, che deve essere fornita sui pin 1 e 2 di CN4. Nel caso di sezione alimentatrice lineare, sono a sua volta disponibili due diversi tipi di sezioni alimentatrici: la prima lineare normale richiede un ingresso 8÷12 Vac e la seconda lineare a bassa perdita richiede un ingresso 6÷10 Vac.

- *Con sezione alimentatrice switching (opzione **.SW**):*

In questa configurazione la scheda deve essere alimentata da una tensione di 15÷24 Vac, o corrispondente tensione continua, che deve essere fornita sui pin 1 e 2 di CN4.

Indipendentemente dalla sezione alimentatrice scelta la **GPC® 153** é sempre dotata di un'efficace circuiteria di protezione che si preoccupa di proteggere la scheda da sovratensioni o dal rumore del campo. Si ricorda che la selezione del tipo di sezione alimentatrice della scheda, deve avvenire in fase di ordine della stessa; infatti questa scelta implica una diversa configurazione hardware, che deve essere effettuata dal personale addetto.

Il jumper J1 collega il positivo della tensione di alimentazione della scheda al connettore dell'**ABACO®** I/O BUS e deve quindi essere non connesso solo quando si collega la scheda provvista di sezione alimentatrice ad un sistema a sua volta provvisto di propria sezione alimentatrice.

Al fine di ridurre i consumi della scheda si possono utilizzare le modalità operative di idle e stop mode della CPU. Queste modalità possono essere preselezionate programmando gli appositi registri interni del microprocessore ed attivate con l'istruzione HALT, mentre per il risveglio da queste modalità devono essere utilizzate le linee di interrupts. Facendo riferimento al paragrafo "INTERRUPTS" le sorgenti d'interrupts che possono essere utilizzate per il risveglio della CPU sono il CTC, il Real Time Clock, l'A/D Converter e l'**ABACO®** I/O BUS.

Per ulteriori informazioni si faccia riferimento al paragrafo "CARATTERISTICHE ELETTRICHE".

## DESCRIZIONE SOFTWARE

Questa scheda ha la possibilità di usufruire di una ricca serie di strutture software che consentono di utilizzarne al meglio le caratteristiche. In generale la scheda può utilizzare tutte le risorse software disponibili per il processore montato, ovvero i numerosi pacchetti ideati per lo Z80. Tra questi ricordiamo:

### **GET80**

Completo programma di EDITOR, Comunicazione e gestione delle Memorie di Massa per le schede della famiglia 80. Questo programma, sviluppato dalla **grifo**<sup>®</sup>, consente di operare in condizioni ottimali, tutte le volte che si deve usare il **GDOS** o la versione per FLASH EPROM **FGDOS**. Viene fornito in abbinamento all'acquisto di uno dei pacchetti citati e viene personalizzato con il nome ed i dati dell'acquirente. Una serie di comodi menù a tendina facilita l'uso del programma, il quale può funzionare anche in abbinamento ad un mouse. Il programma, oltre che girare in ambiente MS-DOS, gira tranquillamente anche sulle macchine MACINTOSH in abbinamento al programma SOFT-PC. Viene fornito su dischetti MS-DOS da 3"1/2 con relativa documentazione sul manuale **GDOS 80**.

### **GDOS 153**

Tools di sviluppo completo per le schede della fam. 80. Viene fornito in abbinamento al programma **GET80**, per consentire un immediato e pieno utilizzo di questo potente strumento di sviluppo. Il **GDOS** può essere concettualmente diviso in due distinte strutture. Una struttura lavora essenzialmente su PC, mantenendo il collegamento con la seconda tramite la linea seriale. La seconda risiede in EPROM ed opera a bordo scheda. La parte a bordo scheda è essenzialmente un potente Sistema Operativo che si preoccupa di eseguire tutte quelle funzioni a più basso livello e nello stesso tempo consente di poter operare con linguaggi ad Alto Livello direttamente a bordo scheda. L'abbinamento delle due strutture fa sì che la scheda ed il PC si comportino come un'unica macchina. Infatti la scheda usa, come se fossero le proprie, le risorse del PC come la Memoria di Massa quali i Floppy-Disk, l'Hard-Disk; la Stampante ecc. Il tutto avviene in modo completamente trasparente per l'utente il quale usa questo tipo di Macchina Virtuale esattamente come è abituato ad adoperare il suo PC. Molto interessante è la compatibilità del **GDOS** con tutti i linguaggi ed i programmi CP/M. Questo significa che se l'utente ha dei programmi o dei linguaggi a cui sono legate delle applicazioni o delle sue specifiche conoscenze o altro, può utilizzare tutto quanto ha, virtualmente senza cambiamenti, in modo immediato sotto **GDOS**.

Il **GDOS**, oltre ai tipici drivers del PC, gestisce come RAM-Disk e ROM-Disk tutte le risorse di memoria della scheda, eccedenti i 64KBytes, là dove queste siano presenti. Questo significa che i dispositivi di RAM a bordo scheda, che spesso sono Backed tramite batterie, possono essere gestite in modo diretto dai linguaggi ad alto livello, trattando comodamente come Files, le informazioni da archiviare o ricercare.

Il Tools viene fornito in EPROM, in abbinamento al disco in formato MS-DOS del **GET80**, alcuni esempi di uso e la relativa manualistica sul Sistema Operativo.

### **FGDOS 153**

Caratteristiche analoghe al **GDOS**, con la differenza che è in grado di programmare e cancellare le FLASH-EPROM a bordo scheda, con i programmi generati dall'utente. In questo modo non è necessario un programmatore di EPROM esterno per congelare il programma. E' inoltre possibile, tramite un PC Portatile, intervenire direttamente a bordo macchina per cambiare il programma di gestione.

Il Tools viene fornito in FLASH-EPROM, in abbinamento al disco in formato MS-DOS del **GET80**, alcuni esempi di uso e la relativa manualistica sul Sistema Operativo.

### xGDOS MCI 150

Versione del **GDOS**, o del **FGDOS**, in grado di gestire, ad alto livello, le schedine di Memory-Card tipo PCMCIA. In abbinamento alla scheda **MCI 64**, il Sistema Operativo di bordo gestisce come RAM-Disk o ROM-Disk le Memory-Card. Questo consente di risolvere rapidamente, e senza crearsi problemi di gestione software, tutte quelle problematiche di raccolta dati che spesso si incontrano nella realizzazione di strutture di Data-Logging, gestendo questi dispositivi sempre con linguaggi ad alto livello.

Il Tools viene fornito in EPROM od in FLASH-EPROM, a secondo le necessità dell'utente, in abbinamento al disco in formato MS-DOS del **GET80**, alcuni esempi di uso e la relativa manualistica sul Sistema Operativo.

### CBZ-80

Completo **Compilatore BASIC**, per la fam. di CPU Z80 compatibili, in grado di generare un codice molto compatto e molto veloce. Per poter funzionare ha bisogno di essere usato in abbinamento ad una qualsiasi delle versioni del **GDOS**. Lo **CBZ-80** consente di superare la limitazione dei 64 KBytes indirizzabili dalle CPU della famiglia 80. A questo scopo si utilizza la tecnica del CHAIN, offerta dal Sistema Operativo **GDOS** in abbinamento alle possibilità di RAM-Disk e ROM-Disk offerte dalle varie schede del carteggio **Abaco**®. Usato con il potente Editor incorporato nel programma **GET80**, si dispone di un potente strumento di lavoro per generare, con estrema efficienza e comodità, qualsiasi programma applicativo.

Il programma viene fornito in EPROM, assieme al sistema operativo della serie **GDOS**, e su dischetto MS-DOS e con il relativo manuale tecnico ed una serie di esempi.

### PASCAL-80

Completo e molto efficiente Compilatore PASCAL per la famiglia 80 di CPU. Ha delle caratteristiche operative analoghe a quelle del **Turbo PASCAL Ver.3** della **Borland**, a cui si fa riferimento per quanto riguarda sia le caratteristiche che la manualistica. Il **PASCAL-80** lavora in abbinamento ad una delle varie versioni di Sistema Operativo **GDOS**. Le modalità di Emulazione Terminale offerta dal programma **GET80**, supportano pienamente il tipico Editor a pieno schermo del PASCAL, compresa la gestione degli attributi. Sfruttando la possibilità di gestione di RAM-Disk e ROM-Disk, offerta dal **GDOS**, si possono sfruttare appieno le possibilità di OVERLAY del PASCAL per superare il limite dei 64KBytes di indirizzamento delle CPU della famiglia 80.

Il programma viene fornito in EPROM, assieme al sistema operativo della serie **GDOS**, e su dischetto MS-DOS in abbinamento alle note tecniche e ad una serie di esempi.

### RSD 153

Questo Tools è un **Remote Symbolic Debugger** che ha due modalità operative. La prima è una modalità di debugger in simulazione. La seconda è una modalità di debugger in remoto. In questo ultimo caso si riesce ad effettuare il debugger del codice direttamente sulla scheda target. Tramite la linea seriale, si effettuò il Down-Load del programma in HEX e della relativa tabella dei simboli. Fatto il caricamento, è possibile debuggare il codice in modo simbolico, in modalità Step-To-Step, mettere break-point, ecc. con delle caratteristiche di comodità simili a quelle di un In Circuit Emulator. Il programma **RSD** è in grado di supportare sia il codice **Z80** che i codici aggiuntivi dello **Z180**. Le possibilità di debugger del Tools **RSD** possono espletarsi sia in abbinamento ad un **Macro Assembler** come lo **ZASM 80**, che in abbinamento al **C Compiler CC-80**. Molto importante è la possibilità di gestire dei Break-Point software, legati ad una molteplicità di possibilità ed un Break-Point hardware che fa capo al segnale di NMI.

Il Tools viene fornito in EPROM e su un dischetto MS-DOS con il relativo manuale tecnico.

## ZASM 80

**Macro Cross-Assembler** in grado di lavorare su un qualsiasi PC in ambiente MS-DOS. E' in grado di supportare sia il mnemonico dello Z80 che i codici aggiuntivi presenti nello Z180. Il codice generato può essere debuggato sia in simulazione sul PC che direttamente sul target, in modalità remota, utilizzando il comodo tools **RSD**. Lo **ZASM** è compatibile con il C Compiler **CC-80**, di cui assembla il risultato della compilazione.

Il programma viene fornito su dischetto MS-DOS e con il relativo manuale tecnico.

## CC 80

**Compilatore C**, ANSI/ISO Standard, completo di Floating-Point, in grado di generare codice per le CPU della famiglia Z80 e Z180. Si abbina al Cross-Assembler **ZASM-80** ed al Tools di Remote Simbolico Debugger, **RSD**.

Il programma viene fornito su dischetto MS-DOS e con il relativo manuale tecnico.

## HI TECH 80

Cross Compilatore C professionale della Hi-Tech Software. Questo compilatore è estremamente veloce e genera pochissimo codice. Questo risultato è ottenuto grazie a delle avanzate tecniche di ottimizzazione del codice generato, basato su tecniche di Intelligenza Artificiale che gli consentono di ottenere un codice compatto ed estremamente veloce. Il pacchetto comprende IDE, Compiler, Ottimizzatore del codice, Assembler, Linker, Remote debugger, ecc. Questo tools è Full ANSI/ISO Standard C ed è Full Library Source Code. Una volta fatto il porting del modulo di Remote-Debugger, consente di debuggare il software direttamente nell'hardware in sperimentazione. Questo tipo di specializzazione del **Remote-Debugger** è già disponibile, e viene fornito, per tutte le schede di CPU della **grifo**<sup>®</sup>. Il pacchetto software viene fornito su dischetti da 3"1/2 nel formato MS-DOS, completo di un esauriente manuale.

Questa versione supporta le CPU Z80, Z180, 84C011, 84C11, 84C013, 80C13, 80C015, 84C15, 64180, NCS800, Z181, Z182.

## DDS MICRO C

E' un comodo pacchetto software, a basso costo, che tramite un completo I.D.E. permette di utilizzare un editor, un compilatore "C" (integer), un assembler, un linker e un remote debugger abbinato ad un monitor. Sono inclusi i sorgenti delle librerie, una serie di utility ed una ricca documentazione su dischetto da 3"1/2 nel formato MS-DOS.




FIGURA 33: PIANTA COMPONENTI

## MAPPAGGI ED INDIRIZZAMENTI

In questo capitolo ci occuperemo di fornire tutte le informazioni relative all'utilizzo della scheda, dal punto di vista della programmazione via software. Tra queste si trovano le informazioni riguardanti il mappaggio delle memorie, delle periferiche e di tutte le altre sezioni componenti.

### MAPPAGGIO DELLE RISORSE DI BORDO

La gestione delle risorse della scheda è affidata ad una logica di controllo completamente realizzata con logiche programmabili. Essa si occupa del mappaggio delle zone di SRAM ed EPROM e di tutte le periferiche di bordo.

La logica di controllo è realizzata in modo da gestire separatamente il mappaggio delle memorie di bordo ed il mappaggio delle periferiche viste in Input/Output. Complessivamente la CPU Z84C15 indirizza direttamente 64K Byte di memoria e 256 indirizzi di I/O, quindi alla logica di controllo è assegnato il compito di allocare lo spazio logico d'indirizzamento delle memorie nello spazio fisico massimo di 1024K Byte. Questa gestione è effettuata via software tramite la programmazione della circuiteria di MMU con cui si può definire quali memorie utilizzare con una suddivisione in pagine da 32K Byte. Per quanto riguarda il mappaggio dell'I/O si deve invece ricordare che la logica di controllo provvede naturalmente a non utilizzare le locazioni riservate per le periferiche interne della CPU, in modo da evitare ogni problema di conflittualità.

Riassumendo i dispositivi mappati sulla scheda sono essenzialmente:

- **ABACO® I/O BUS**
- Fino a 512K Byte di EPROM o FLASH EPROM su IC5
- Fino a 512K Byte di SRAM su IC4
- Fino a 8K Byte di EEPROM seriale su IC17
- SIO
- CTC
- PIO
- RTC
- A/D Converter
- Ciriuteria di Memory Management Unit (MMU)
- Dip switch di configurazione DSW1
- LED di attività
- Ciriuterie di Watch Dog

Questi occupano gli indirizzi riportati nei paragrafi seguenti e non possono essere riallocati in nessun altro indirizzo. In caso di specifiche esigenze in termini di mappaggio, contattare direttamente la **grifo®**.

## MAPPAGGIO I/O

Il mappaggio delle periferiche di bordo allocate nello spazio di I/O, è getito dalla logica di controllo della scheda che provvede ad indirizzare tali dispositivi all'interno dello spazio di I/O del microprocessore, che ha una dimensione di 256 indirizzi. Viene di seguito riportato l'indirizzamento delle periferiche di bordo, comprese quelle interne alla CPU. Per maggior chiarezza si riportano i nomi dei registri, i loro indirizzi, il tipo di accesso ed una breve descrizione del loro significato:

DISP.	REG.	IND.	R/W	SIGNIFICATO
<b>Real Time Clock</b>	SEC1	00H	R/W	Registro dati per unità secondi
	SEC10	01H	R/W	Registro dati per decine secondi
	MIN1	02H	R/W	Registro dati per unità minuti
	MIN10	03H	R/W	Registro dati per decine minuti
	HOU1	04H	R/W	Registro dati per unità ore
	HOU10	05H	R/W	Registro dati per decine ore e AM/PM
	DAY1	06H	R/W	Registro dati per unità giorno
	DAY10	07H	R/W	Registro dati per decine giorno
	MON1	08H	R/W	Registro dati per unità mese
	MON10	09H	R/W	Registro dati per decine mese
	YEA1	0AH	R/W	Registro dati per unità anno
	YEA10	0BH	R/W	Registro dati per decine anno
	WEE	0CH	R/W	Registro dati per giorno della settimana
	REGD	0DH	R/W	Registro di controllo D
	REGE	0EH	R/W	Registro di controllo E
	REGF	0FH	R/W	Registro di controllo F
<b>CTC</b>	CTC0	10H	R/W	Registro stato dati del canale 0
	CTC1	11H	R/W	Registro stato dati del canale 1
	CTC2	12H	R/W	Registro stato dati del canale 2
	CTC3	13H	R/W	Registro stato dati del canale 3

FIGURA 34: TABELLA INDIRIZZAMENTO I/O - PARTE 1

DISP.	REG.	IND.	R/W	SIGNIFICATO
<b>A/D</b>	ADCNT	14H	W	Registro di controllo A/D converter
	ADL	14H	R	Registro dati low A/D converter
	ADH	15H	R	Registro dati high A/D converter
<b>SIO</b>	RDA	18H	R/W	Registro dati della linea seriale A
	RSA	19H	R/W	Registro di stato della linea seriale A
	RDB	1AH	R/W	Registro dati della linea seriale B
	RSB	1BH	R/W	Registro di stato della linea seriale B
<b>PIO</b>	PAD	1CH	R/W	Registro dati del port A
	PAS	1DH	W	Registro di controllo del port A
	PBD	1EH	R/W	Registro dati del port B
	PBS	1FH	W	Registro di controllo del port B
<b>WD. EXT</b>	RWD	E0H	R	Registro retrigger watch dog esterno
<b>M.M.U.</b>	MEM	16H	W	Registro di settaggio circuiteria MMU
<b>LED ATT.</b>	LD4	16H	W	Registro di gestione LED di attività
<b>BUZZER</b>	BUZ	16H	W	Registro di gestione buzzer
<b>DSW1</b>	DSW1	17H	R	Registro acquisizione DSW1,LD4,buzzer
<b>ABACO® I/O BUS</b>	I/O BUS	20H÷DFH F8H÷FFH	R/W	Indirizzi ABACO® I/O BUS
<b>REGISTRI INTERNI</b>	SCRIP	EEH	R/W	Registro di indirizzamento registri interni al microprocessore
	SCDP	EFH	R/W	Registro dati per i registri interni al microprocessore
<b>W. D. INTERNO</b>	WDTMR	F0H	R/W	Registro programmazione watch dog interno
	WDTCR	F1H	W	Registro di accesso watch dog interno
<b>INTER.</b>	INTPR	F4H	W	Registro di settaggio priorità interrupt

**FIGURA 35: TABELLA INDIRIZZAMENTO I/O - PARTE 2**

Per quanto riguarda la descrizione del significato dei registri qui sopra riportati, si faccia riferimento al capitolo successivo “DESCRIZIONE SOFTWARE DELLE PERIFERICHE DI BORDO”.

## MAPPAGGIO ABACO® I/O BUS

La logica di controllo della **GPC® 153** provvede anche alla gestione dell'**ABACO® I/O BUS**, definendo gli indirizzi in cui tale BUS viene allocato. In particolare, come si può notare dalla tabella indirizzamento I/O, tale BUS è indirizzato in corrispondenza degli indirizzi 20H÷DFH e F8H÷FFH. Un accesso in I/O in un qualsiasi indirizzo compreso in questi range abilita il segnale /IORQ e tutti gli altri segnali di controllo di CN1.

## MAPPAGGIO MEMORIE

Sulla scheda i 1032K Byte di memoria che possono essere montati sono così allocati:

Fino a 512K Byte di EPROM o 512K Byte di FLASH EPROM allocati nello spazio di memoria

Fino a 512K Byte di SRAM allocati nello spazio di memoria

Fino a 8K Byte di EEPROM seriale allocati nello spazio di I/O

La **GPC® 153** può indirizzare direttamente un massimo di 64K Byte di memoria che coincide con lo spazio d'indirizzamento logico del microprocessore. Questa capacità di memoria è stata suddivisa in due pagine da 32K Byte ciascuna: sulla prima può essere allocata sia SRAM che EPROM, mentre sulla seconda solo SRAM. La circuiteria di MMU si occupa tramite una semplice gestione software, di dividere lo spazio dei dispositivi fisici allocati in memoria, sempre in pagine da 32K Byte e di allocarle nello spazio direttamente indirizzato dalla CPU. Programmando la circuiteria di MMU tramite l'apposito registro MEM, è quindi possibile indirizzare indirettamente, un'area notevolmente superiore a quella supportata direttamente dal microprocessore. Vengono di seguito riportate due figure che illustrano le possibili configurazioni dei dispositivi allocati nello spazio di memoria, per maggiori informazioni fare riferimento al paragrafo "MEMORY MANAGEMENT UNIT", mentre per una facile individuazione dei dispositivi di memoria fare riferimento alla figura 29.

Alcuni pacchetti software, come il **GDOS** o l'**FGDOS**, si occupano autonomamente della gestione della circuiteria di MMU per allocare tutta la memoria fisicamente presente a bordo scheda nello spazio d'indirizzamento del microprocessore, senza interessare direttamente l'utente.

All'atto del power on o del reset, il segnale R/E è settato a 0, quindi la scheda parte con l'esecuzione del codice posto all'indirizzo logico 0000H della pagina 0 di EPROM o FLASH EPROM di IC5.




FIGURA 36: MAPPAGGIO DELLE MEMORIE CON R/E=0




FIGURA 37: MAPPAGGIO DELLE MEMORIE CON R/E=1

## DESCRIZIONE SOFTWARE DELLE PERIFERICHE DI BORDO

Nel paragrafo precedente sono stati riportati gli indirizzi di allocazione di tutte le periferiche e di seguito viene riportata una descrizione dettagliata della funzione e del significato dei relativi registri (al fine di comprendere le successive informazioni, fare sempre riferimento alle tabelle di indirizzamento I/O). Qualora la documentazione riportata fosse insufficiente fare riferimento direttamente alla documentazione tecnica della casa costruttrice del componente. In questo paragrafo inoltre non vengono descritte le sezioni che fanno parte del microprocessore; per quanto riguarda la programmazione di quest'ultime si faccia riferimento all'appendice B di questo manuale. Nei paragrafi successivi si usano le indicazioni **D0÷D7** e **.0÷7** per fare riferimento ai bits della combinazione utilizzata nelle operazioni di I/O ad 8 bits.

### MEMORY MANAGEMENT UNIT

L'allocazione dello spazio d'indirizzamento fisico delle memorie che possono essere montate sulla **GPC® 153** all'interno dello spazio d'indirizzamento logico del microprocessore, è affidato ad una efficiente circuiteria di MMU. Tale sezione viene programmata tramite l'apposito registro MEM allocato nello spazio di I/O. Il significato di tale registro è riportato di seguito:

MEM: I bits di tale registro hanno il seguente significato

- MEM.7** -> BUZ (si veda il paragrafo "BUZZER")
- MEM.6** -> LD4 (si veda il paragrafo "LED DI ATTIVITÀ")
- MEM.5** -> R/E: selettore SRAM (MEM.5=1) o EPROM/FLASH EPROM (MEM.5=0), nella pagina bassa (0000H÷7FFFH) dello spazio d'indirizzamento della CPU
- MEM.4** -> A18 x IC5 ed /A18 x IC4
- MEM.3** -> A17 x IC5 ed /A17 x IC4
- MEM.2** -> A16 x IC5 ed /A16 x IC4
- MEM.1** -> A15 x IC5
- MEM.0** -> /A15 x IC4

Dove quindi solo i bits MEM.0÷MEM.5 definiscono la pagina di SRAM di IC4 od EPROM o FLASH EPROM di IC5 che deve essere indirizzata.

All'atto del power on o del reset il registro MEM è azzerato (tutti i bits a 0); questo equivale ad una programmazione della sezione di MMU in cui i primi 32K indirizzati dalla CPU coincidono con la pagina 0 di EPROM o FLASH EPROM di IC5 ed i secondi 32K coincidono con la pagina 0 di SRAM di IC4.

Facendo riferimento alle figure 36 e 37 di mappaggio delle memorie, viene riportata in figura 38 una tabella che descrive tutte le possibili configurazioni della sezione MMU.

La X indica che lo stato del bit è indifferente per il settaggio che si deve realizzare e può quindi assumere sia lo stato di 0 che di 1, a seconda delle esigenze della circuiteria che gestisce.

PAGINA 32K LOW	PAGINA 32K HIGH	REGISTRO MEM
0: IC 5	0: IC 4	XX000000B = 00H
1: IC 5	0: IC 4	XX000010B = 02H
2: IC 5	0: IC 4	XX000100B = 04H
3: IC 5	0: IC 4	XX000110B = 06H
4: IC 5	0: IC 4	XX001000B = 08H
5: IC 5	0: IC 4	XX001010B = 0AH
6: IC 5	0: IC 4	XX001100B = 0CH
7: IC 5	0: IC 4	XX001110B = 0EH
8: IC 5	0: IC 4	XX010000B = 10H
9: IC 5	0: IC 4	XX010010B = 12H
10: IC 5	0: IC 4	XX010100B = 14H
11: IC 5	0: IC 4	XX010110B = 16H
12: IC 5	0: IC 4	XX011000B = 18H
13: IC 5	0: IC 4	XX011010B = 1AH
14: IC 5	0: IC 4	XX011100B = 1CH
15: IC 5	0: IC 4	XX011110B = 1EH
0: IC 4	0: IC 4	XX1111X1B = 3DH
1: IC 4	0: IC 4	XX1111X0B = 3CH
2: IC 4	0: IC 4	XX1110X1B = 39H
3: IC 4	0: IC 4	XX1110X0B = 38H
4: IC 4	0: IC 4	XX1101X1B = 35H
5: IC 4	0: IC 4	XX1101X0B = 34H
6: IC 4	0: IC 4	XX1100X1B = 31H
7: IC 4	0: IC 4	XX1100X0B = 30H
8: IC 4	0: IC 4	XX1011X1B = 2DH
9: IC 4	0: IC 4	XX1011X0B = 2CH
10: IC 4	0: IC 4	XX1010X1B = 29H
11: IC 4	0: IC 4	XX1010X0B = 28H
12: IC 4	0: IC 4	XX1001X1B = 25H
13: IC 4	0: IC 4	XX1001X0B = 24H
14: IC 4	0: IC 4	XX1000X1B = 21H
15: IC 4	0: IC 4	XX1000X0B = 20H

FIGURA 38: TABELLA POSSIBILI PROGRAMMAZIONI SEZIONE DI MMU

## A/D CONVERTER

La sezione di A/D Converter della **GPC®153**, é basata su un DAS MAX 197. Tale dispositivo é gestito tramite tre registri, uno di scrittura e due di lettura; come riportato in figura 35, tali registri sono denominati ADCNT, ADL e ADH e permettono di effettuare tutte le operazioni sull'A/D Converter di bordo.

Di seguito é riportato il significato di questi registri ed il loro utilizzo.

bit 7    6        5        4    3    2    1    0

**ADCNT = PD1 PD0 ACQMOD RNG BIP A2 A1 A0**

Questo registro di scrittura gestisce il controllo del DAS MAX 197: una operazione di scrittura in questo indirizzo farà partire la conversione, nel canale e nel range specificato.

Il significato dei bit che compongono tali registri é il seguente:

PD1 PD0 = Settano il modo di funzionamento dell'A/D converter tra le seguenti modalità:

- 0 0 -> Funzionamento normale con clock Esterno
- 0 1 -> Funzionamento normale con clock Interno (NON USARE)
- 1 0 -> Modalità Standby Power-Down
- 1 1 -> Modalità Full Power-Down

ACQMOD = Controlla il funzionamento del Track-Hold interno all'A/D:

0 -> Il Track-Hold del canale specificato da A0÷A2, rimane attivo per 3 µsec quindi inizia la fase di conversione del segnale catturato.

1 -> Il Track-Hold del canale specificato da A0÷A2, si attiva e rimane in questo stato fino alla prossima scrittura nel registro di controllo, il cui dato dovrà essere uguale al precedente, ma con ACQMOD=0. Utilizzando questa modalità l'utente può catturare il segnale da convertire per il tempo da lui desiderato.

RNG BIP = Settano il range di tensione del canale analogico, specificato dai bit A0÷A2; tale configurazione é relativa solo alla conversione che l'A/D converter andrà ad effettuare, quindi può variare da canale a canale ed anche su uno stesso, in corrispondenza di ogni nuova conversione:

- 0 0 -> Range 0÷5 V
- 1 0 -> Range 0÷10 V
- 0 1 -> Range ±5 V
- 1 1 -> Range ±10 V

A2 A1 A0 = Selezionano il canale analogico d'ingresso sul quale sarà eseguita l'operazione di Track-Hold e la successiva conversione del segnale catturato:

- 0 0 0 -> Canale 0
- 0 0 1 -> Canale 1
- 0 1 0 -> Canale 2
- 0 1 1 -> Canale 3
- 1 0 0 -> Canale 4
- 1 0 1 -> Canale 5
- 1 1 0 -> Canale 6
- 1 1 1 -> Canale 7

### **N.B.**

La modalità di funzionamento normale con clock Interno, **non deve essere mai utilizzata**, in quanto la scheda **GPC® 153** possiede un'apposita circuiteria per la generazione della frequenza di clock in modo da ottimizzare, al massimo, sia il tempo di conversione che l'immunità al rumore del campo.

A titolo di esempio, scrivendo il dato 0BH nel registro ADCNT, si eseguirà una conversione della linea analogica ADC3 collegata al connettore CN6, nel range  $\pm 5$  V con modalità di Track-Hold automatica.

bit 7 6 5 4 3 2 1 0  
**ADL = C7 C6 C5 C4 C3 C2 C1 C0**

Questo registro di lettura permette di acquisire il byte basso della combinazione determinata dall'A/D Converter; una operazione di lettura su questo indirizzo restituirà i bit 7÷0 della combinazione relativa all'ultima conversione eseguita sul canale selezionato.

Da notare che questo registro contiene una combinazione valida solo quando la sezione A/D non stà eseguendo la fase di Track-Hold o quella di conversione, ovvero a conversione ultimata.

bit 7 6 5 4 3 2 1 0  
**ADH = NU NU NU NU C11 C10 C9 C8**

Questo registro di lettura permette di acquisire il byte alto della combinazione determinata dall'A/D Converter; una operazione di lettura su questo indirizzo restituirà i bit 11÷8 della combinazione relativa all'ultima conversione eseguita sul canale selezionato.

Da notare che questo registro contiene una combinazione valida solo quando la sezione A/D non stà eseguendo la fase di Track-Hold o quella di conversione, ovvero a conversione ultimata.

Il bit D3=C11 conterrà il dodicesimo bit della combinazione nel caso delle conversioni nei range unipolari (0÷5 V, 0÷10 V) oppure il segno della stessa (0 = positivo, 1 = negativo) nel caso delle conversioni nei range bipolari ( $\pm 5$  V,  $\pm 10$  V).

A scopo delucidativo, viene di seguito riportata una breve descrizione di come gestire una conversione sfruttando la sezione A/D converter della **GPC® 153**:

### Conversione in polling

- Scrittura nel registro ADCNT del dato relativo alle specifiche desiderate (canale, range, Track-Hold, ecc..).
- Attesa di un tempo pari a quello di conversione ( $\geq 10 \mu\text{sec}$ ).
- Lettura dei bit 8÷11 della combinazione relativa alla conversione eseguita dal registro ADH.
- Lettura dei bit 0÷7 della combinazione relativa alla conversione eseguita dal registro ADL.
- Elaborazione della combinazione ottenuta

### Conversione in interrupt

Il programma principale deve effettuare le seguenti operazioni:

- Scrittura nel registro ADCNT del dato relativo alle specifiche desiderate (canale, range, Track-Hold, ecc..).
- Elaborazione della combinazione restituita dalla procedura di risposta all'interrupt

Mentre la procedura di risposta all'Interrupt deve contenere:

- Lettura dei bit 8÷11 della combinazione relativa alla conversione eseguita dal registro ADH.
- Lettura dei bit 0÷7 della combinazione relativa alla conversione eseguita dal registro ADL.

N.B.

Quest'ultima modalità di conversione é utilizzabile solo se la linea di interrupt della sezione A/D é connessa tramite il jumper J9, come descritto nel capitolo precedente.

## BUZZER

Il buzzer BZ1, si attiva effettuando una operazione di output con D7=1, all'indirizzo di allocazione del registro BUZ. Logicamente la disattivazione avviene tramite un'analogica operazione di output ma con il bit D6 resettato a 0. I rimanenti sette bit del registro BUZ devono essere settati tenendo conto della programmazione fornita alla circuiteria di MMU e del LED di attività, infatti il registro BUZ è allocato allo stesso indirizzo di I/O dei registri MEM e LD4. Lo stato del buzzer può essere acquisito via software effettuando un'operazione di input sul registro DSW1 ed esaminando sempre il bit D7.

**BUZ.7** -> pilotaggio buzzer  
**DSW1.7** -> lettura stato buzzer

Il registro BUZ è azzerato (tutti i bits a 0) in fase di Reset o power on, di conseguenza in seguito ad una di queste fasi il buzzer è disattivo.

## REAL TIME CLOCK

Questa periferica è vista in 16 locazioni di I/O consecutive di cui 3 di stato e le rimanenti 13 per i dati. I registri dati sono utilizzati sia per operazioni di input (acquisizione dell'orario attuale) che di output (per l'inizializzazione dell'orologio) così come i registri di stato i quali sono utilizzati in scrittura (per la programmazione del modo di funzionamento dell'orologio) ed in lettura (per determinare lo stato dell'orologio). Per quanto riguarda il significato dei registri dati vale la corrispondenza:

S1	- Unità dei secondi	- 4 bit meno significativi:	S1.3÷S1.0
S10	- Decine dei secondi	- 3 bit meno significativi:	S10.2÷S10.0
MI1	- Unità dei minuti	- 4 bit meno significativi:	MI1.3÷MI1.0
MI10	- Decine dei minuti	- 3 bit meno significativi:	MI10.2÷MI10.0
H1	- Unità delle ore	- 4 bit meno significativi:	H1.3÷H1.0
H10	- Decine delle ore	- 2 bit meno significativi:	H10.1÷H10.0
Il terzo bit di tale registro, H10.2, indica l'AM/PM			
D1	- Unità del giorno	- 4 bit meno significativi:	D1.3÷D1.0
D10	- Decine del giorno	- 2 bit meno significativi:	D10.1÷D10.0
MO1	- Unità del mese	- 4 bit meno significativi:	MO1.3÷MO1.0
MO10	- Decine del mese	- 1 bit meno significativo:	MO10.0
Y1	- Unità dell'anno	- 4 bit meno significativi:	Y1.3÷Y1.0
Y10	- Decine dell'anno	- 4 bit meno significativi:	Y10.3÷Y10.0
W	- Giorno della settimana	- 3 bit meno significativi:	W.2÷W.0

Per quest'ultimo registro vale la corrispondenza:

W.2	W.1	W.0	Giorno della settimana
0	0	0	Domenica
0	0	1	Lunedì
0	1	0	Martedì
0	1	1	Mercoledì
1	0	0	Giovedì
1	0	1	Venerdì
1	1	0	Sabato

I tre registri di controllo sono invece utilizzati come segue:

D7 D6 D5 D4 D3 D2 D1 D0  
**REGD = NU NU NU NU 30S IF B H**

dove:

NU = Non usato

30S = Se attivo (1) permette di effettuare una correzione di 30 secondi dell'orario. Una volta settato i secondi del RTC vengono azzerati ed i minuti incrementati se il precedente valore dei secondi era superiore o uguale a 30.

IF = Gestisce lo stato d'interrupt del RTC. In lettura riporta lo stato attuale d'interrupt (1=attivo e viceversa), mentre se resettato con una scrittura determina la fine interrupt, quando il RTC lavora in interrupt mode.

B = Indica se possono essere effettuate operazioni di lettura/scrittura dei registri:  
 1 -> operazioni impossibili e viceversa.

H = Se attivo (1) effettua la memorizzazione dell'orario fissato.

D7 D6 D5 D4 D3 D2 D1 D0  
**REGE = NU NU NU NU T1 T0 I M**

dove:

NU = Non usato.

T1 T0 = Determinano la durata del periodo di interrupt

0 0 -> 1/64 secondo

0 1 -> 1 secondo

1 0 -> 1 minuto

1 1 -> 1 ora

I = Determina modalità di gestione interrupt: se settato seleziona l'interrupt mode in cui l'interrupt si attiva allo scadere del periodo programmato e si disattiva con un reset del bit IF del registro D; se resettato seleziona lo standard mode in cui l'interrupt si attiva allo scadere del periodo programmato e si disattiva autonomamente dopo 7,8 msec.

M = Se settato disabilita il pin di interrupt del RTC e viceversa.

D7 D6 D5 D4 D3 D2 D1 D0  
**REGF = NU NU NU NU T 24/12 S R**

dove:

NU = Non usato.

T = Stabilisce da quale contatore interno prelevare il segnale di conteggio:

1 -> contatore principale (conteggio veloce per test);

0 -> 15° contatore (conteggio normale).

24/12 = Stabilisce il modo di conteggio delle ore:

1 -> 0÷23;

0 -> 0÷11 con AM/PM.

S = Se settato provoca l'arresto dell'avanzamento dell'orologio fino alla successiva abilitazione.

R = Se settato (1) provoca il reset di tutti i contatori interni.

Dopo un reset o power on il real time clock non viene inizializzato in modo da garantire il corretto mantenimento dei suoi dati anche dopo uno spegnimento od un azzeramento, assicurato dall'eventuale circuiteria di back up.

## PERIFERICHE INTERNE DELLA CPU

Le periferiche interne all CPU sono: CTC, SIO, PIO, Watch Dog interno.  
Fare riferimento all'apposita documentazione tecnica dell'appendice B.

## WATCH DOG ESTERNO

Il retrigger della circuiteria di Watch Dog esterno presente sulla **GPC® 153**, avviene tramite una semplice operazione di input e/o output al registro RWD. Affinché la circuiteria di Watch Dog non intervenga, è indispensabile retriggerarla ad intervalli regolari di durata inferiore al tempo d'intervento. Se ciò non avviene e tramite il jumper J8 in posizione 3-4 la circuiteria è attivata, una volta scaduto il tempo d'intervento la scheda viene resettata. Il tempo d'intervento è di circa 1,5 sec e nella condizione di default, la circuiteria è disabilitata. Da ricordare che il dato letto è completamente ininfluenza per la circuiteria di Watch Dog.

## EEPROM SERIALE

Per quanto riguarda la gestione del modulo di EEPROM seriale (IC17), si faccia riferimento alla documentazione specifica del componente. In questo manuale tecnico non viene riportata alcuna informazione software in quanto la modalità di gestione è articolata e prevede una conoscenza approfondita del componente e comunque l'utente può usare le apposite procedure ad alto livello fornite nel pacchetto di programmazione. Si ricorda solo che i primi 32 bytes (0÷31) sono riservati e perciò si deve evitare la modifica dei medesimi. La logica di controllo consente la gestione software della EEPROM tramite i segnali /SYNCA, /DTRA e /DTRB della SIO, con le seguenti corrispondenze:

<b>/SYNCA</b>	->	linea DATA input	<b>(SDA)</b>
<b>/DTRB</b>	->	linea DATA output	<b>(SDA)</b>
<b>/DTRA</b>	->	linea CLOCK	<b>(SCL)</b>

Data l'implementazione hardware della circuiteria di gestione del modulo di EEPROM seriale, si ricorda che di tale dispositivo i segnali **A0, A1, A2** dello slave address sono tutti posti a **0** logico. Lo stato logico 0 dei bit corrisponde allo stato logico basso (=0 V) del relativo segnale, mentre lo stato logico 1 dei bit corrisponde allo stato logico alto (=5 V) del segnale.

Per ulteriori informazioni sulle modalità di gestione dei segnali della SIO fare riferimento all'apposita documentazione tecnica dell'appendice B.

## INGRESSI DI CONFIGURAZIONE

La GPC® 153 dispone di 8 ingressi di configurazione settabili dall'utente ed acquisibili via software, con le modalità di seguito riportate.

Il Dip Switch DSW1 può essere acquisito effettuando una semplice operazione di input all'indirizzo di allocazione del registr DSW1. La corrispondenza tra i bit del registro e le linee del dip switch è la seguente:

<b>DSW1.5</b>	->	<b>Dip Switch 6</b>
<b>DSW1.4</b>	->	<b>Dip Switch 5</b>
<b>DSW1.3</b>	->	<b>Dip Switch 4</b>
<b>DSW1.2</b>	->	<b>Dip Switch 3</b>
<b>DSW1.1</b>	->	<b>Dip Switch 2</b>
<b>DSW1.0</b>	->	<b>Dip Switch 1</b>

La combinazione è in logica negata, ovvero il dip in **ON** fornisce lo stato logico **0** al corrispondente bit, mentre il dip in **OFF** fornisce lo stato logico **1**.

Si ricorda che l'acquisizione dello stato dei Dip Switch implica anche il retrigger del Watch Dog esterno, poichè il registro RWD ed il registro DSW1 sono allocati allo stesso indirizzo di I/O.

Il jumper di configurazione a due vie J10 è collegato alla linea **/DCDB** della SIO a bordo dello Z84C15, può essere liberamente usato come ingresso di configurazione dai programmi utente.

Il jumper di configurazione J11 è collegato alla linea **/SYNCB** della SIO a bordo dello Z84C15.

Il jumper **in posizione 1-2** fornisce lo stato logico **0**, mentre il jumper **in posizione 2-3** fornisce lo stato logico **1**. Per quanto riguarda le modalità di acquisizione dello stato di **/DCDB** e **/SYNCB**, fare riferimento all'apposita documentazione tecnica dell'appendice B.

Il jumper J11 (RUN/DEBUG) svolge la funzione di selettore delle modalità RUN (posizione 1-2) o DEBUG (posizione 2-3), caratteristica di alcuni pacchetti software della grifo®.

## LED DI ATTIVITA'

La logica di controllo consente la gestione software di un LED di attività, chiamato LD4, tramite i registri LD4 e DSW1:

<b>LD4.6</b>	->	impostazione stato LED LD4
<b>DSW1.6</b>	->	lettura stato LED LD4

L'**attivazione** avviene effettuando una operazione di output all'indirizzo di allocazione del registro LD4 con il relativo bit settato a **1**. Logicamente la **disattivazione** avviene tramite un'analogica operazione di output ma con il bit resettato a **0**. L'acquisizione dello stato del led si ottiene leggendo il valore del registro DSW1 e isolando il bit 6.

Si ricorda che il registro LD4 è allocato allo stesso indirizzo di I/O dei registri MEM e BUZ, quindi ogni operazione di scrittura sui bits di tale registro deve tenere conto della programmazione di questi altri dispositivi.

Il registro LD4 è azzerato (tutti i bits a 0) in fase di reset o power on, di conseguenza in seguito ad una di queste fasi il LED è disattivo.

## **BAUD RATE GENERATOR**

La sezione di generazione delle frequenze utilizzate dal SIO per la comunicazione seriale della scheda è in grado di generare due baud rate completamente separati variabili da un minimo di 600 Baud ad un massimo di 115,2K Baud con sette valori intermedi che corrispondono ai baud rates standard. La **GPC® 153** consente di settare queste velocità di comunicazione tramite semplici operazioni di output agli indirizzi di allocazione dei registri CTC0 e CTC1. Infatti i timer counter 0 ed 1 della sezione CTC del microprocessore sono utilizzati rispettivamente come baud rate generator delle linee seriali A e B.

Affinché i canali del CTC operino come baud rate generator é necessario programmarli opportunamente come di seguito descritto:

- Fornire un comando di reset di canale = operazione di output sul registro CTCn con il dato 03H.
- Fornire una parola di controllo canale che: disabiliti l'interrupt, selezioni il counter mode, scelga un fronte di discesa e carichi una costante di tempo = operazione di output sul registro CTCn con il dato 45H.
- Caricare una costante di tempo relativa al baud rate utilizzato = operazione di output sul registro CTCn con il dato prelevato dalla seguente tabella a seconda del baud rate desiderato.

<b>BAUD RATE</b>	<b>VALORE COSTANTE DI TEMPO</b>
600 Baud	C0H
1200 Baud	60H
2400 Baud	30H
4800 Baud	18H
9600 Baud	0CH
19200 Baud	06H
38400 Baud	03H
57600 Baud	02H
115200 Baud	01H

**FIGURA 39: TABELLA VALORI PER PROGRAMMAZIONE BAUD RATE**

Tutti i canali del CTC sono disattivati a seguito di una fase di reset o power on, di conseguenza entrambe le sezioni di baud rate generator in queste condizioni, sono a loro volta disattive.

Per maggiori informazioni relative alla programmazione dei canali CTC, fare riferimento all'apposita documentazione tecnica dell'appendice B

## SCHEDE ESTERNE

La scheda **GPC® 153** si interfaccia a buona parte dei moduli della serie BLOCK e di interfaccia utente. Le risorse di bordo possono essere facilmente aumentate collegando la **GPC® 153** alle numerose schede periferiche del carteggio **grifo®** tramite l'**ABACO® BUS**. Anche schede in formato block con **ABACO® I/O BUS** possono essere collegate, sfruttando gli appositi mother boards. A titolo di esempio ne riportiamo un elenco con una breve descrizione delle caratteristiche di massima, per maggiori informazioni, richiedere la documentazione specifica:

### **KDL X24 - KDF 224**

Keyboard Display LCD 2,4 righe 24 tasti - Keyboard Display Fluorescent 2 righe 24 tasti  
Interfaccia tra 16 I/O TTL su connettore normalizzato I/O **ABACO®** a 20 vie e tastiera a matrice esterna da 24 tasti; display alfanumerico fluorescente 20x 2 o LCD 20x2, 20x4 retroilluminato a LEDs. Predisposizione per collegamento a tastiera telefonica.

### **QTP 24P**

Quick Terminal Panel 24 tasti con interfaccia Parallela

Interfaccia operatore provvista di display alfanumerico fluorescente 20x 2 o LCD 20x2, 20x4 retroilluminato a LEDs; tastiera a membrana da 24 tasti di cui 12 configurabili dall'utente; 16 LEDs di stato; alimentatore a bordo scheda in grado di pilotare anche carichi esterni; interdaccia parallela basata su 16 I/O TTL di un connettore normalizzato I/O **ABACO®** a 20 vie. Tasti ed etichette personalizzabili tramite serigrafie da inserire in apposite tasche; opzione di contenitore metallico.

### **QTP G28**

Quick Terminal Panel 28 tasti con LCD grafico

Interfaccia operatore provvista di display LCD grafico da 240x128 pixel retroilluminato con lampada a catodo freddo; tastiera a membrana da 28 tasti di cui 6 configurabili dall'utente; 16 LEDs di stato; alimentatore a bordo scheda; interdaccia seriale in RS 232, RS 422-485 o current loop; linea seriale ausiliaria in RS 232. Tasti ed etichette personalizzabili dall'utente tramite serigrafie da inserire in apposite tasche; contenitore metallico e plastico; EEPROM di set up; 256K EPROM o FLASH; Real Time Clock; 128K RAM; buzzer. Firmware di gestione che svolge funzione di terminale con primitive grafiche.

### **MB8 01**

Mother Board 8 slots **ABACO®**

Mother Board con 8 slots del BUS industriale **ABACO®**; passo 5 TE; connettori normalizzati di alimentazione e di servizio; tasto di reset; 3 LEDs per le alimentazioni; foratura per aggancio ai rack.

### **SPB 04**

Switch Power Bus mother board 4 slots **ABACO®**

Mother Board con 4 slots del BUS industriale **ABACO®**; 1 slot per alimentatore; passo 5 TE; connettori normalizzati di alimentazione; tasto di reset; foratura per aggancio ai rack.

### **ABB 05**

**Abaco®** Block BUS 5 slots

Mother board **ABACO®** da 5 slots; passo 4 TE; guidaschede; connettori normalizzati di alimentazione; tasto di reset; LEDs per alimentazioni; interfaccia **ABACO® I/O BUS**; sezione alimentatrice per +5 Vdc; sezione alimentatrice per +V Opto; sezioni alimentatrici galvanicamente isolate; tre tipi di alimentazione: da rete, bassa tensione o stabilizzata. Attacco rapido per guide  $\Omega$ .

### IAC 01

Interface Adapter Centronics

Interfaccia tra 16 I/O TTL su connettore normalizzato I/O **ABACO**® a 20 vie e connettore a vaschetta D 25 vie femmina con pin out standard Centronics per la gestione di una stampante parallela.

### OBI N8 - OBI P8

Opto BLOCK Input NPN-PNP

Interfaccia per 8 input optoisolati e visualizzati tipo NPN, PNP, connettore a morsettiera, connettore normalizzato I/O **ABACO**® a 20 vie; sezione alimentatrice; attacco rapido per guide DIN 46277-1 e 3.

### TBO 01 - TBO 08

Transistor BLOCK Output

Interfaccia per 16 connettore normalizzato I/O **ABACO**® a 20 vie; 16 o 8 output a transistor in Open Collector da 45 Vcc 3 A su connettore a morsettiera. Uscite optoisolate e visualizzate; attacco rapido per guide DIN 6277-1 e 3.

### RBO 08 - RBO 16

Relé BLOCK Output

Interfaccia per connettore normalizzato I/O **ABACO**® a 20 vie; 8 o 16 output visualizzati con relé da 3 A con MOV; connettore a morsettiera; attacco rapido per guide DIN 46277-1 e 3.

### FBC 20 - FBC 120

Flat Block Contact 20 vie

Interfaccia tra 2 o 1 connettori a perforazione di isolante (scatolino da 20 vie maschi) e la filatura da campo (morsettiera a rapida estrazione). Attacco rapido per guide tipo DIN 46277-1 e 3.

### DEB 01

Didactis Experimental Board

Scheda di supporto per l'utilizzo di 16 linee di I/O TTL. Comprende: 16 tasti; 16 LED; 4 digits; tastiera a matrice da 16 tasti; interfaccia per stampante Centronics, display LCD, display Fluorescente, connettore I/O **GPC**® 68; collegamento con il campo.

### XBI 01

miXed BLOCK Input Output

Interfaccia tra 8 input + 8 output TTL (connettore normalizzato I/O **ABACO**® a 20 vie), con 8 output a transistor in Open Collector da 45 Vcc 3 A + 8 input con filtro a Pi-Greco (connettore a morsettiera). I/O optoisolati e visualizzati; attacco rapido per guide DIN 46277-1 e 3.

### MCI 64

Memory Cards Interfaces 64 MBytes

Interfaccia per la gestione di Memory cards PCMCIA a 68 pins tramite un connettore normalizzato I/O **ABACO**®; sono disponibili driver per linguaggi ad alto livello.

### DAC 16

Digital to Analog Converter 16 bits

2 D/A converter da 16 bit galvanicamente isolati; visualizzazione dati programmati; uscita  $\pm 10$  Vcc; taratura offset e guadagno. BUS a 8 bit; indirizzamento normale.




FIGURA 40: SCHEMA DELLE POSSIBILI CONNESSIONI

### **UCC A2**

#### UART Communication Card

2 indipendenti linee seriali in RS 232, RS 422, RS 485 o current loop. Per ogni linea: buffer di 3 caratteri; comunicazione gestita dall'UART SCC 85C30; baud rate (da 50 a 115K baud), parità, stop bit e lunghezza dato programmabili via software; 4 dip switch. BUS a 8 bit; indirizzamento normale.

### **CI/O R16**

#### 16 Coupled Input Output Relé

16 ingressi optoisolati con filtro a Pi-Greco; tensione nominale di ingresso 24 Vcc. 16 output a microrelé da 1 A con soppressori di disturbi tipo MOV da 24 Vca. I/O visualizzati tramite LED; BUS a 8 bit; indirizzamento normale.

### **PCI 01**

#### Peripheral Coupled Input

32 ingressi optoisolati con filtro a Pi-Greco; tensione nominale di ingresso 24 Vcc; ingressi visualizzati tramite LEDs; BUS a 8 o 16 bits; indirizzamento normale.

### **PCO 01**

#### Peripheral Coupled Output

32 uscite a transistor in Open Collector da 45 Vcc, 500 mA, su connettore standardizzato. Uscite optoisolate e visualizzate tramite LEDs; unica tensione di alimentazione; BUS a 8 o 16 bits; indirizzamento normale.

### **IPC 52**

#### Intelligent Peripheral Controller

Scheda periferica intelligente in grado di acquisire 24 segnali analogici generati da trasduttori da campo; 8 ingressi per PT 100, PT 1000; 8 ingressi per termocoppie J,K,S,T; 8 ingressi per segnali in tensione  $\pm 2$  V o corrente 0-20 mA; interrogazione tramite BUS **ABACO**<sup>®</sup> o tramite linea seriale in RS 232, RS 422-485 o current loop; 16 linee di I/O TTL; risoluzione di 16 bit più segno; 0,1 °C di precisione; 5 acquisizioni al secondo; funzionamento come data logger.

### **RKD LT**

#### Remote Keyboard Display LCD Toshiba e Fluorescent FUTABA

Terminale intelligente con interfacciamento seriale (RS 232, RS 422-485, current loop) o parallelo (BUS **ABACO**<sup>®</sup>). Gestisce tastiera a matrice da 56 tasti; display fluorescenti FUTABA e/o LCD TOSHIBA; buzzer; 8 LEDs di segnalazione; EEPROM di configurazione.

### **JMS 34**

#### Jumbo Multifunction Support per controllo assi

Scheda periferica per il controllo assi. 3 ingressi optoisolati per l'acquisizione di encoder incrementali bidirezionali; gestione tacca di zero. 4 canali di D/A converter da 12 bits; range di uscita  $\pm 10$  V. 8 ingressi optoisolati NPN. 8 uscite a transistor in Open Collector da 45 Vcc, 500 mA. Tutte le linee di I/O visualizzate tramite LEDs; BUS a 8 bit; indirizzamento esteso.

### **SBP 01**

#### Switch BLOCK Power

Alimentatore switching in grado di generare tensioni da -12 a +40 Vdc e correnti fino a 4 A; ingresso da 12 a 26 Vac; ingresso per batteria di back up; uscita di power good; connettori a morsettiera a rapida estrazione; montaggio su guide ad  $\Omega$ .

## BIBLIOGRAFIA

E' riportato di seguito, un elenco di manuali e note tecniche, a cui l'utente può fare riferimento per avere maggiori chiarimenti, sui vari componenti montati a bordo della scheda **GPC® 153**.


Manuale TEXAS INSTRUMENTS:	<i>The TTL Data Book - SN54/74 Families</i>
Manuale TEXAS INSTRUMENTS:	<i>RS-422 and RS-485 Interface Circuits</i>
Manuale TEXAS INSTRUMENTS:	<i>Linear Circuits Data Book - Volumi 1 e 3</i>
Manuale HEWLETT PACKARD:	<i>Optoelectronics Designer's Catalog</i>
Manuale NEC:	<i>Memory Products</i>
Manuale SGS-THOMSON:	<i>Programmable Logic Manual GAL Products</i>
Manuale MAXIM:	<i>New Releases Data Book - Volume IV</i>
Manuale MAXIM:	<i>New Releases Data Book - Volume V</i>
Manuale XICOR:	<i>Data Book</i>
Manuale ZILOG:	<i>Z80 Microprocessor Family User's Manual</i>
Manuale NATIONAL SEMICONDUCTOR:	<i>Linear Databook - Volume 1</i>
Documentazione SEIKO EPSON:	<i>RTC-62421 Real Time Clock module</i>

Per avere tutti gli aggiornamenti di tali manuali e di tutti i data-sheet fare riferimento anche ai siti INTERNET delle case madri costruttrici.



APPENDICE A: SCHEMI ELETTRICI

In questa appendice sono disponibili gli schemi elettrici delle interfacce per la GPC® 153 più frequentemente utilizzate. Tutte queste interfacce possono essere prodotte autonomamente dall'utente mentre solo alcune di esse sono schede grifo® standard e possono quindi essere ordinate.



Title: IAC 01	<b>grifo®</b>
Date: 13-11-98	Rel. 1.1
Page : 1	of 1

FIGURA A1: SCHEMA ELETTRICO IAC 01






FIGURA A2: SCHEMA ELETTRICO KDX x24






FIGURA A3: SCHEMA ELETTRICO QTP 16P




FIGURA A4: SCHEMA ELETTRICO QTP 24P - PARTE 1






FIGURA A6: SCHEMA ELETTRICO SPA 03



## APPENDICE B: DESCRIZIONE COMPONENTI DI BORDO

CPU Z84C15

PRODUCT SPECIFICATION

## Z84013/015

## Z84C13/Z84C15

IPC INTELLIGENT PERIPHERAL CONTROLLER

**FEATURES**

- Z84C00 Z80 CPU with Z84C30 CTC, Z84C4X SIO, CGC, Watch Dog Timer(WDT). In addition, Z84C15 and Z84015 have Z84C20 PIO.
  - Built-in Watch Dog Timer (WDT).
  - Noise filter to CLK/TRG inputs of the CTC.
  - 84-pin PLCC package.
- High speed operation 6, 10 MHz
- 16 MHz operation for Z84C15 only.
- Low power consumption in four operation modes:
  - 41 mA Typ. (Run mode)
  - 6 mA Typ. (Idle1 mode)
  - 60 µA Typ. (Idle2 mode)
  - 0.5 µA Typ. (Stop mode)
- Wide operational voltage range (5V ± 10%).
- TTL/CMOS compatible.
- Z84013 features:
  - Z84C00 Z80 CPU
  - On-chip two channel SIO (Z80 SIO).
  - On-chip four channel Counter Timer Controller (Z80 CTC).
  - Built-in Clock Generator Controller (CGC).
- Z84015 features:
  - All Z84013 features, plus on-chip two 8-bit ports (Z80 PIO) and 100-pin QFP package.
- Z84C13/Z84C15 enhancements to Z84013/Z84015:
  - Power-on reset.
  - Addition of two chip select pins.
  - 32-bit CRC for Channel A of SIO.
  - Wait state generator.
  - Simplified EV mode selection.
  - Schmitt-trigger inputs to transmit and receive clocks of the SIO.
  - Crystal divide-by-one mode.
  - 100-pin VQFP (Z84C15 only)

**2****GENERAL DESCRIPTION**

The Intelligent Peripheral Controller (IPC) is a series of highly superintegrated devices with four versions. The Z84C13 and the Z84C15 are upward compatible versions of the Z84013 and the Z84015. The Z84015 is a CMOS 8-bit microprocessor integrated with the CTC, SIO, CGC, WDT and the PIO into a single 100-pin Quad Flat Pack (QFP) package. The Z84013 is the Z84015 without PIO, and is housed in a 84-pin PLCC package. The Z84C13 is the Z84013 with enhancements and the Z84C15 is the Z84015 with enhancements. These high-end superintegrated intelligent peripheral controllers are targeted for a broad

range of applications ranging from error correcting modems to enhancement/cost reductions of existing hardware using Z80-based discrete peripherals. Figures 1 and 2 show the difference between the Z84013/015 and the Z84C13/Z84C15.

Hereinafter, use the word IPC on the description covering all versions (Z84C13/Z84C15 and Z84013/Z84015). Use Z84C13/C15 on the description that applies only to the Z84C13 and Z84C15, and use Z84013/015 on the description that applies only to the Z84013 and Z84015.

2-69





2

CPU SIGNALS (Continued)

Pin Name	Pin Number	Input/Output, 3-State	Function
/RFSH	26(x13), 7(x15)	Out, 3-State	The refresh signal. When the dynamic memory refresh address is on the low order byte of the address bus, /RFSH is active along with /MREQ signal. This pin is 3-stated in EV mode.
/INT	25(x13), 19(x15)	Open drain	Maskable interrupt request signal. Interrupt is generated by peripheral LSI. This signal is accepted if the interrupt enable Flip-Flop (IFF) is set to "1". The /INT signal of on-chip peripherals is internally wired - OR without pull-up resistors and requires external pull-up. Also, interrupts from on-chip peripherals go out from this pin.
/NMI	56(x13), 68(x15)	In	Non-maskable interrupt request signal. This interrupt request has a higher priority than the maskable interrupt request and does not rely upon the state of the interrupt enable Flip-Flop (IFF).
/HALT	31(x13), 81(x15)	Out, 3-State	Halt signal. Indicates that the CPU has executed a HALT instruction. This signal is 3-stated in EV mode.
/BUSREQ	18(x13), 10(x15)	In	BUS request signal. /BUSREQ requests placement of the address bus, data bus, /MREQ, /IORQ, /RD and /WR signals into the high impedance state. /BUSREQ is normally wired-OR and a pull-up resistor is externally connected.
/BUSACK	29(x13), 12(x15)	Out (013/015), Out/3-State (C13/C15)	Bus Acknowledge signal. In response to /BUSREQ signal, /BUSACK informs a peripheral LSI that the address bus, data bus, /MREQ, /IORQ, /RD and /WR signals have been placed in the high impedance state.
/WAIT	19(x13), 11(x15)	In(013/015), IO(C13/C15)	Wait signal. /WAIT informs the CPU that specified memory or peripheral is not ready for data transfer. As long as /WAIT signal is active, MPU is continuously kept in the wait state.

Note: For the Z84C13/C15 the /BUSACK signal will not be 3-stated during EV mode. For the Z84C13/C15 the /BUSACK will be 3-stated during EV mode.

Note: For the Z84C13/C15, the /WAIT pin becomes an output to bring out on-chip wait state generator during the EV mode.

CPU SIGNALS (Continued)

Pin Name	Pin Number	Input/Output, 3-State	Function
A7RF	55(x13), 70(x15)	Out	1-bit auxiliary address bus. Output is the same as bit-7 (A7) of the address bus. However, during a refresh cycle, this pin outputs the address which is the most significant bit of the 8-bit refresh address signal linked to the low order 7 bits of the address bus.

CTC SIGNALS

Pin Name	Pin Number	Input/Output, 3-State	Function
CLK/TRG0 - CLK/TRG3	75-72(x13), 81-78(x15)	In	External clock/trigger input. These four CLK/TRG pins correspond to four Counter/Timer Channels. In the counter mode, each active edge will cause the downcounter to decrement by one. In timer mode, an active edge will start the timer. It is program selectable whether the active edge is rising or falling.
ZC/T00 - ZC/T03	68-71(x13), 74-77(x15)	Out	Zero count/timer out signal. In either timer or counter mode, pulses are output when the down-counter has reached zero.

SIO SIGNALS

Pin Name	Pin Number	Input/Output, 3-State	Function
/M/RDYA, /M/RDYB	32,54(x13), 30,52(x15)	Out	Wait/Ready signal A and Wait/Ready signal B. Used as /WAIT or /READY depending upon SIO programming. When programmed as /WAIT they go active at "0", alerting the CPU that addressed memory or I/O devices are not ready by requesting the CPU to wait. When programmed as /READY, they are active at "0" which determines when a peripheral device associated with a DMA port is for read/write data.
/SYNCA, /SYNCB	33,53(x13), 31,51(x15)	I/O	Synchronous signals in asynchronous receive mode, they act as /CTS and /CDC. In external sync mode, these signals act as inputs. In internal sync mode, they act as outputs.
RxD/A, RxD/B	34,52(x13), 32,50(x15)	In	Serial receive data signal.



2

**SYSTEM CONTROL SIGNALS (Continued)**

Pin Name	Pin Number	Input/Output, 3-State	Function
/CS1 (C13/C15 only)	40(x13), 42(x15)	Out	Chip Select 1. Used to access external memory or I/O devices. This pin has been assigned to "ICT" pin on Z84013/015. This signal is decoded only from A15-A12 without control signals. Refer to "Functional Description" on-chip select signals for further explanation.
/MDTOUT	61(x13), 73(x15)	Output(013/015), Open Drain(C13/C15)	Watch Dog Timer Output signal. Output pulse width depends on the externally connected pin.
/RESET	28(x13), 9(x15)	Input(013/015), I/O (Open Drain) (C13/C15)	Reset signal. /RESET signal is used for initializing MPU and other devices in the system. Also used to return from the steady state in the STOP or IDLE modes.

**Note:** For the Z84013/Z84015 the /RESET must be kept in active state for a period of at least three system clock cycles.

**Note:** For the Z84C13/Z84C15, during the power-up sequence, the /RESET becomes an Open drain output and the Z84C13/C15 will drive this pin to "0" for 25 to 75 msec after the power supply passes through approx. 2.2V and then reverts to input. If it receives the /RESET signal after power-on sequence, it will drive /RESET pin for 16-processor clock cycles depending on the status of Reset Output Disable bit in Misc. Control Register. If this Reset output is disabled, it must be kept in active state for a period of at least three system clock cycles. Note that if using Z84C13/C15 in a Z84013/015 socket, modification may be required on the reset circuit since this pin is "pure input pin" on the Z84013/015. Also, the /RESET pin doesn't have internal pull-up resistors and therefore requires external pull-ups. For more details on the device, please refer to "Functional Description."

XTAL1	63(x13), 65(x15)	In	Crystal oscillator connecting terminal. A parallel resonant crystal is recommended. If external clock source is used as an input to the CGC unit, supply clock goes into this terminal. If external clock is supply to CLKIN pin (without CGC unit), this terminal must be connected to "0" or "1".
XTAL2	63(x13), 66(x15)	Out	Crystal oscillator connecting terminal.
CLKIN	67(x13), 69(x15)	In	Single-phase System Clock input.
CLKOUT	66(x13), 68(x15)	Out	Single-phase clock output from on-chip Clock Generator/Controller.
EV	58(x13), 67(x15)	In	Evaluator signal. When "1" is applied to this pin, IPC is put in Evaluation mode.

**Note:** For the Z84013/015, together with /BUSREQ, the EV signal puts the IPC into the evaluation mode. When this signal becomes active, the status of /M1, /HALT and /RFSH change to input. When using Z84013/015 as an evaluator chip, the CPU is electrically disconnected after one machine cycle is executed with the EV signal "1" and the /BUSREQ signal "0". It follows the instructions from the other CPU (of ICE). Upon receiving /BUSREQ, A15-A0, /MREQ, /PCRD, /I/O and /MR are changed to input and D7-D0 changes its direction. /BUSACK is NOT 3-stated so it should be disconnected by an externally connected circuit. For details, please refer to "Functional Description" on EV mode.

2-77

**SIO SIGNALS (Continued)**

Pin Name	Pin Number	Input/Output, 3-State	Function
/RxCA, /RxCB	35,51(x13), 33,49(x15)	In	Receive clock signal. In the asynchronous mode, the receive clocks can be 1, 16, 32, or 64 times the data transfer rate.
/TxCa, /TxCB	36,50(x13), 34,48(x15)	In	Transmitter clock signal. In the asynchronous mode, the transmitter clocks can be 1, 16, 32, or 64 times the data transfer rate.
TxDa, TxDb	37,48(x13), 35,47(x15)	Out	Serial transmit data signal.
/DTRa, /DTRB	38,48(x13), 36,46(x15)	Out	Data terminal ready signal. When ready, these signals go active to enable the terminal transmitter. When not ready they go inactive to disable the transfer from the terminal.
/RTSA, /RTSB	39,47(x13), 37,45(x15)	Out	Request to send signal. "0" when transmitting serial data. They are active when enabling their receivers to transmit data.
/CTSa, /CTSb	40,46(x13), 38,44(x15)	In	Clear to send signal. When "0", after transmitting these signals the modem is ready to receive serial data. When ready, these signals go active to enable terminal transmitter. When not ready, these signals go inactive to disable transfer from the terminal.
/DODa, /DODB	41,45(x13), 39,43(x15)	In	Data carrier detect signal. When "0", serial data can be received. These signals are active to enable receivers to transmit.

**SYSTEM CONTROL SIGNALS**

Pin Name	Pin Number	Input/Output, 3-State	Function
IEI	60(x13), 72(x15)	In	Interrupt enable input signal. IEI is used with the IEO to form a priority daisy chain when there is more than one interrupt-driven peripheral.
IEO	59(x13), 71(x15)	Out	The interrupt enable output signal. In the daisy chain interrupt control, IEO controls the interrupt of external peripherals. IEO is active when IEI is "1" and the CPU is not servicing an interrupt from the on-chip peripherals.
/CS0 (C13/C15 only)	42(C13), 40(C15)	Out	Chip Select 0. Used to access external memory or I/O devices. This pin has been assigned to "ICT" pin on Z84013/015. This signal is decoded only from A15-A12 without control signals. Refer to "Functional Description" on-chip select signals for further explanation.

2-76



The following pins have different functions between 013/015 and C13/C15

Pin Name	Pin # X13	Pin # X15	Function
/RESET	28	9	Functionality is different.
/WAIT	19	15	Functionality is different.
EV	58	67	Functionality is different.
/WDTOUT	61	73	Push-pull output on Z84013/015, Open drain on Z84 C13/C15
ICT	40, 42	42, 40	(Test pin) on Z84013/015; /CS0 and /CS1 on Z84C13/15.
TxCB, TXCB	35, 36, 50, 51	33, 34, 48, 49	On Z84C13/15; these signals have Schmitt-triggered inputs.
RxCB and RxCB			
/BUSACK	29	12	In EV mode, 3-stated on Z84C13/15; remains active on Z84013/015.

FUNCTIONAL DESCRIPTION

Figure 5(a) shows the functional block diagram of the Z84013/015 and Figure 5(b) shows the functional block diagram of the Z84C13/C15. As described earlier, the only difference between the Z84x13 and the Z84x15 is the PIO not being available on the Z84x13.

Functionally, the on-chip SIO, PIO (not available on Z84x13), CTC, and the Z80 CPU are the same as the discrete devices. Therefore, for detailed description of each individual unit, refer to the Product Specification/Technical Manual of each discrete product.

The following subsections describe each individual functional unit of the IPC.

Z84C00/01 Logic Unit

The CPU provides all the capabilities and pins of the Z80 CPU. This allows 100% software compatibility with existing Z80 software. In addition, it has the pin called "A7HF" to extend DRAM refresh address to 8-bits. Refer to "Z84C01 Z80 CPU with CGC" Product Specification.

Z84C20 Parallel Input/Output Logic Unit (Z84x15 Only)

This logic unit provides both TTL- and CMOS-compatible interfaces between peripheral devices and a CPU through the use of two 8-bit parallel ports (Figure 6). The CPU configures the logic to interface to a wide range of peripheral devices with no external logic. Typical devices that are compatible with this interface are keyboards, printers, and EPROM/PAI programmers.

The parallel ports (designated Port A and Port B) are byte wide and completely compatible with the Z84C20 PIO.

PIO SIGNALS (for the Z84x15 only)

Pin Name	Pin Number	Input/Output, 3-State	Function
/ASTB	21(x15)	In	Port A strobe pulse from a peripheral device. The signal is used as the handshake between Port A and external circuits. The meaning of this signal depends on the mode of operation selected for Port A (see "PIO Basic Timing").
/BSTB	61(x15)	In	Port B strobe pulse from a peripheral device. This signal is used as the handshake between Port B and external circuits. The meaning of this signal is the same as /ASTB, except when Port A is in mode 2 (see "PIO Basic Timing").
ARDY	20(x15)	Out	Register A ready signal. Used as the handshake between Port A and external circuits. The meaning of this signal depends on the mode of operation selected for Port A (see "PIO Basic Timing").
BRDY	62(x15)	Out	Register B ready signal. Used as the handshake between Port B and external circuits. The meaning of this signal is the same as ARDY except when Port A is in mode 2 (see "PIO Basic Timing").
PA7-PA0	22-29(x15)	I/O, 3-State	Port A data signals. Used for data transfer between Port A and external circuits.
PB7-PB0	53-60(x15)	I/O, 3-State	Port B data signals. Used for transfer between Port B and external circuits.

SYSTEM CONTROL SIGNALS (Continued)

Note: For the Z84C13/C15, to access on-chip resources from the CPU (e.g., ICE CPU), the CPU is electrically disconnected; A15-A0, /MREQ, /IORQ, /RD and /WR are changed to input, DT-D0 changes its direction; /M1, /H/ALT and /FRESH are put into the high impedance state when the EV pin is set to "1". Also, /BUSACK is 3-stated. For details, please refer to "Functional Description" on EV mode.

Pin Name	Pin Number	Input/Output, 3-State	Function
ICT	42,44(013), 40,42(015), Not with C13/C15	Out	Test pins. Used in the open state.
NC	24,27,57,65(x13), Not with x15		Not connected.
VCC	43,84(x13), 41,90(x15)	Power Supply	+5 Volts
VSS	22, 62(x13), 16,64(x15)	Power Supply	0 Volts






Figure 6. PIO Block Diagram




Figure 7. CTC Block Diagram

**Z84C4x Serial I/O Logic Unit**

This logic unit provides the user with two separate multi-protocol serial I/O channels that are completely compatible with the Z84C4xSIO. Their basic functions as serial-to-parallel and parallel-to-serial converters can be programmed by a CPU for a broad range of serial communications applications. Each channel, designated Channel A and Channel B, is capable of supporting all common asynchronous and synchronous protocols (Monobus, Bisync, and SDLC/HDL, byte or bit oriented - Figure 8). Z84C13C15 Only. As an enhancement to the Z84013/015, the Z84C13C15 can handle a 32-bit CRC on Channel A and Schmitt-trigger inputs on the /TXC and /RXC pins of both channels.

**2**




Figure 5(b). Block Diagram for 84C13C15 IPC






Figure 9. Block Diagram of Watch Dog Timer

Z84013/015 Only, if the system clock is provided on the CLKIN pin, none of the power-down mode (except RUN mode) is supported.

Z84C13/C15 Only. If the system clock is provided on the CLKIN pin, only the IDLE2 mode is applicable. In this mode, if the HALT instruction is executed, internal clock to the GTC is kept on "Continue", but the clock to the other components (CPU, PIO, SIO and Watch Dog Timer) are stopped. The divide-by-two circuit of the CGC unit can be skipped by programming bit D4 of the WDTMR (see "Programming" section). Upon Power-on Reset, it comes up in divide by two mode.

**System Clock Generation**

The IPC has a built-in oscillator circuit and the required clock can be easily generated by connecting a crystal to the external terminals (XTAL1, XTAL2). Clock output is the same frequency as half the speed of the crystal frequency. Example of oscillator connections are shown in Figure 10.




Figure 10. Circuit Configuration For Crystal

**2**




Figure 8. SIO Block Diagram

**Watch Dog Timer (WDT) Logic Unit**

This logic unit has been superintegrated into the IPC. It detects an operation error, caused by the program runaway, and returns to normal operation. Figure 9 shows the block diagram of the WDT. Upon Power-On Reset, this unit is enabled. If WDT is not required, but /WDTOUT is connected to /RESET or any other circuit, it has to be disabled. During the power-down mode of operation (either IDLE1/2 or Stop), the Watch Dog Timer is halted.

**WDTOUT Output (/WDTOUT pin).** When the WDT is used, the "0" level signal is output from the /WDTOUT pin after a duration of time specified in the WDT or in the WDTMR. The output pulse width is one of the following, depending on the /WDTOUT pin connection.

- The /WDTOUT is connected to the /RESET pin: The "0" level is pulsed for 5T<sub>CC</sub> (System clock cycles).
- The /WDTOUT is connected to a pin other than the /RESET pin: The "0" level is kept until the Watch Dog timer is cleared by software, or reset by /RESET pin.

**CGC Logic Unit.** The IPC has CGC (Clock Generator/Controller) unit. This unit is identical to the one with the Z84C01 and the Z84C50, and supports power-down modes of operation. The output from this unit is on the pin called CLKOUT, and is not connected to the system clock internally. The CLKIN pin is the system clock input. The user can connect CLKOUT to CLKIN to utilize this CGC unit, or supply external clock from CLKIN pin.

The CGC unit allows crystal input (XTAL1, XTAL2) or External Clock input on the XTAL1 pin. It has clock divide-by-two circuits and generates a half-speed clock to the input.

Z84C13/C15. The power-down modes of the IPC vary depending upon whether the system clock is fed from the CGC unit (via CLKOUT to CLKIN) or the external clock source on the CLKIN pin. They also have divide-by-one modes in "halt" state are available. When external clock is provided on the CLKIN pin, XTAL1 is not left open (tied to "0" or "1") to avoid meta-stable conditions to minimize power consumption.



such as V42, and is (X32 + X26 + X23 + X22 + X16 + X12 + X11 + X10 + X8 + X7 + X5 + X4 + X2 + X + 1). Upon Power-on Reset, this bit is cleared to 0.

**Evaluation Mode**

The IFC has a built evaluation (or development) mode feature which allows the users to utilize standard Z80 development systems conveniently. This mode virtually replaces the on-chip Z80 CPU with the external CPU. In this mode, the on-chip CPU is electrically disconnected from internal bus and all 3-state signals (A15-0, D7-0, /MREQ, /IORQ, /RD, /WR, /HALT, /M1 and /RFSH; for C13/C15, /BUSREQ as well) are tri-stated, or changed to input. This allows the development system CPU to take over and use the internal I/O registers of the IFC exactly as if the CPU was on-chip.

**Z84013/015 Only.** When this signal is active the /M1, /HALT and /RFSH pins are put in the high-impedance state. In using the Z84013/015 as an evaluator chip, the CPU is electrically disconnected (put in high-impedance state) after one machine cycle is executed with the EV signal being "1" and the /BUSREQ signal being "0". Then, on-chip resources can be accessed from the outside. /BUSACK is disconnected by an externally connected circuit.

**Z84C13/C15 Only.** If the EV pin is tied to Vcc on Power-up, the Z84C13/C15 enters into an evaluation mode. In this mode, the internal CPU is immediately disconnected from the internal bus and all 3-state signals mentioned above are tri-stated, or changed to input. Note that the /WAIT pin became the OUTPUT pin in EV mode, and the Wait State Generator generates wait states only as programmed. If the target application board has a separate wait state generator, modification of the target may be required. /BUSACK is 3-stated in this mode.

The Z84C13/C15 behaves similarly to the situation where in regular operation, the /BUSREQ signal is asserted by an external master causing all 3-state signals to be tri-stated by the Z84C13/C15 during T1 of the following machine cycle. The /BUSREQ approach was not used for the evaluation mode to avoid significant external circuitry to work around the time period before the external CPU uses the bus for Z84C13/C15 accesses.

power-up, and boundary address is undefined. These features are controlled via the I/O control registers located at I/O address Efh and Efh. Note that a glitch may be observed on these pins because address decode logic is decoding only A15-A12, without any control signals. For more detail, please refer to the "Programming section."

**Other functional features (Z84C13/C15 Only)**  
For more system design flexibility, the Z84C13/C15 has the following unique features. These features are controlled by MCR (Misc. Control Register) which is indirectly accessed via the System Control Register (SCR), I/O address Efh, and System Control Data Port (SCDP, I/O address Efh). For more details, please refer to the "Programming" section.

- Clock Divide-by-one option
- Reset Output Disable
- 32-bit CRC Generation/Checking

**Clock Divide-by-One Option.** This feature is programmed through Bit D4 of MCR. Upon Power-On reset, the Clock from on-chip CGC is passed through a divide-by-two circuit. By setting this bit to one, the divide-by-two circuit is bypassed so the clock on the CLKOUT pin is equal to X-tal input. If the clock is applied to the CLKIN pin from external clock source, the status of this bit is ignored. Upon Power-on Reset, it is cleared to 0. For details, please refer to "Programming" section.

**Reset Output Disable.** This feature is programmed by Bit D3 of MCR. If this bit is cleared to "0", the /RESET pin becomes "Open-drain output" and is driven to "0" for 16-clock cycles from the falling edge of /RESET input. This feature is for the cases where /RESET is used to get out from the "HALT" state. If this bit is set to one, the on-chip reset circuit will not drive /RESET pin.

**32-bit CRC Generation/Checking.** This feature is programmed by Bit D2 of MCR. By setting this bit to one, Channel A of SIO is set to use the 32-bit CRC generator/checker instead of the original 16-bit CRC generator/checker in synchronous communication modes. The protocol to be used in this mode is the one for the protocols

**PROGRAMMING**

I/O address assignment

The PC 's on-chip peripherals' I/O addresses are listed in Table 1. They are fully decoded from A7-A0 and have no image. The registers with Z84C13/C15 located at I/O Address

**2**

The Wait State Control Register can be programmed to generate multiple Wait states during different CPU cycles listed as follows.

**Memory Wait and Opcode wait.** The Wait State Generator can put 0 to 3 wait states in memory accesses. Additionally, one added wait state can be inserted during an /M1 (Opcode fetch) cycle, because /M1 cycle timing requirement is tighter than memory Read/Write cycles. It generates wait states to the Memory Access in a specified address range, which is programmed in the Memory Wait Boundary Register.

**I/O Wait.** The Wait State generator can put 0, 2, 4 or 6 wait states in I/O accesses. Regardless of the programming of this field, no I/O wait states are inserted for accesses to on-chip peripherals.

**Interrupt Vector Wait.** During Interrupt acknowledge cycle, the Wait State Generator can insert one wait state after /IORQ goes active, to extend the time between /IORQ fall to vector fetch by CPU. It allows a slow vector response device.

**Interrupt Daisy Chain Wait and RETI sequence extension.** During Interrupt acknowledge cycle, the Wait State Generator can insert 0, 2, 4 or 6 wait states between /M1 falling to /IORQ falling edge, to extend the time required to settle daisy chain. This allows a longer daisy chain. Also, this field controls the number of wait states inserted during RETI (Return From Interrupt) cycle. If specified to insert 4 or 6 wait states during Interrupt Acknowledge cycle, Wait State Generator also inserts wait states during RETI fetch sequence. This sequence is generated with two op-code fetch cycles (Op-code is EDH followed by 4Dh). It inserts 2 or 4 wait states, respectively, if op-code followed by EDH is 4Dh. One wait state if the following op-code is not 4Dh.

**Chip Select Signals (Z84C13/C15 Only)**  
The Z84C13/C15 has an enhanced feature of adding two chip select (/CS0, /CS1) pins. Both signals are originally I/O test pins (ICT) on the Z84013/015. The boundary value for each Chip Select Signal is 4 bits wide, and compare with A15-A12 of the address. Each Chip Select Signal goes active when:

- /CS0: (D3-D0 of CSBR) ≥ A15-A12 ≥ 0
- /CS1: (D7-D4 of CSBR) ≥ A15-A12 ≥ (D3-D0 of CSBR)

(Where CSBR is the contents of Chip Select Boundary Register.)

There is also a separate /CS enable bit. /CS0 is enabled on power-up with a boundary value of "F" causing /CS0 to go active for all memory accesses. /CS1 is disabled on

Recommended characteristics of the crystal and the values for the capacitor are as follows (the values will change with crystal frequency).

- Type of crystal: Fundamental, parallel type crystal (AT cut is recommended).
- Frequency tolerance: Application dependent.
- CL, Load capacitance: Approximately 22pf (acceptable range is 20-30pf).
- Rs, equivalent-series resistance: ≤ 150 ohms.
- Drive level: 10mW (for ≤ 10MHz crystal); 5mW (for ≥ 10MHz crystal).
- $C_N = C_{OUT} = 33pf$ .

**Power-On Reset Logic Unit (Z84C13/C15 Only)**  
The Z84C13/C15 has the enhanced feature of a Power-on Reset Circuit. During the power-up sequence, the open-drain gate of the on-chip power-on Reset circuit drives /RESET pin to "0" for 25 to 75 msec after the power supply passes through approx. 2.2V. After the termination of the "Power-on Reset" cycle, the open-drain gate of the on-chip Power-on Reset circuit stops to drive the /RESET pin. It is required to have external pull-up resistor on the /RESET pin.

If it receives /RESET input from outside after the power-on sequence and while the Reset Output Disable bit in Misc Control Register is cleared to "0", it will drive the /RESET pin for 16-processor clock cycles from the falling edge of the external /RESET input. Otherwise, the /RESET pin must be kept in the active state for a period of at least 3 system clock cycles.

If there are power-on reset circuits outside of this device, drive this pin with OPEN-DRAIN type gates with pull-up resistors because /RESET signal is driven low for the period mentioned above during the Power-on sequence. If the external Power-on Reset circuit has push-pull type drivers and they drive the /RESET pin to "1" during that period, it may cause damage. In particular, when using Z84C13/C15 in the Z84013/015 socket, modification may be required on the external reset circuit.

**Wait State Generator Unit (Z84C13/C15 Only)**  
The Z84C13/C15 has the enhanced feature of a Wait State Generator circuit. It is capable of generating /WAIT signals to the CPU internally. The status of the External /WAIT input line is sampled after the insertion of software wait states, except for the wait state's insertion of Interrupt Daisy Chain Wait (for this cycle, insertion of a wait state is not simple).



Table 1. I/O Control Register Address

Address	Device	Channel	Register
10h	CTC	Ch 0	Control Register
11h	CTC	Ch 1	Control Register
12h	CTC	Ch 2	Control Register
13h	CTC	Ch 3	Control Register
18h	SIO	Ch. A	Data Register
19h	SIO	Ch. A	Control Register
1Ah	SIO	Ch. B	Data Register
1Bh	SIO	Ch. B	Control Register
1Ch	PIO	Port A	Data Register (Not with Z84x13)
1Dh	PIO	Port A	Command Register (Not with Z84x13)
1Eh	PIO	Port B	Data Register (Not with Z84x13)
1Fh	PIO	Port B	Command Register (Not with Z84x13)
F0h	Watch-Dog Timer		Master Register (WDTMR)
F1h	Watch-Dog Timer		Control Register (WDTCR)
F4h	Interrupt Priority Register		
EEh			System Control Register Pointer (SCRPP) (Not with Z84013/015)
EFh			System Control Data Port (SCDP) (Not with Z84013/015)
	Through SCRPP and SCDP		Control Register 00 - Wait State Control register (WCR)
			Control Register 01 - Memory Wait state Boundary Register (MWBRR)
			Control Register 02 - Chip Select Boundary Register (CSBR)
			Control Register 03 - Misc. Control Register (MCR)

**PIO REGISTERS**

For more detailed information, please refer to the PIO Technical Manual. These registers are not in the Z84x13.

**Interrupt Vector Word**

The PIO logic unit is designed to work with the Z80 CPU in interrupt Mode 2. The interrupt word must be programmed if interrupts are used. Bit D0 must be a zero (Figure 11).




Figure 11. PIO Interrupt Vector Word

**Mode Control Word**  
Selects the port operating mode. This word is required and is written at any time (Figure 12).




Figure 12. PIO Mode Control Word

**I/O Register Control Word**

When Mode 3 is selected, the Mode Control Word is followed by the I/O Register Control Word. This word configures the I/O register, which defines which port lines are inputs or outputs. A "1" indicates input while a "0" indicates output. This word is required when in Mode 3 (Figure 13).





Figure 13. I/O Register Control Word

**Interrupt Control Word**  
In Mode 3 operation, handshake signals are not used. Signals are generated as a logic function of the input signal levels. The Interrupt Control Word sets the logic conditions and the logic levels required for generating an interrupt. Two logic conditions or functions are available: AND (if all input bits change to the active level, an interrupt is triggered), OR (if any one of the input bits change to the active logic level, an interrupt is triggered). The user can program which input bits are to be considered as part of

this logic function. Bit D6 sets the logic function, bit D5 sets the logic level, and bit D4 specifies a mask control word to follow (Figure 14).



Note:  
[1] Regardless of the operating mode, setting Bit D4 = 1 causes any pending interrupts to be cleared.  
[2] The port interrupt is not enabled until the interrupt function enable is followed by an active INT.

Figure 14. Interrupt Control Word

**Mask Control Word**

This word sets the mask control register, thus allowing any unused bits to be masked off. If any bits are to be masked, then bit D4 of the Interrupt Control Word is set. When bit D4 of the Interrupt Control Word is set, then the next word programmed is the Mask Control Word. To mask an input bit, the corresponding Mask Control Word bit is a "1" (Figure 15).




Figure 15. Mask Control Word

**Interrupt Disable Word**

This word can be used to enable or disable a port's interrupts without changing the rest of the port's interrupt conditions (Figure 16).






Figure 19. CTC Interrupt Vector Word

SIO REGISTERS

For more detailed information, refer to the SIO Technical Manual.

Read Registers. The SIO channel B contains three read registers while channel A contains only two that are read to obtain status information. To read the contents of a register (rather than RRO), the program must first write a pointer to WRO in exactly the same manner as a write operation. The next I/O read cycle will place the contents of the selected read registers onto the data bus (Figure 20a, b, c).




Figure 20a. SIO Read Register 0

\* Used With "External/Status Interrupt" Modes




Figure 20b. SIO Read Register 1

† Variable "I" Status Affects Vector "I" programmed

Figure 20c. SIO Read Register 2

Write Registers. The SIO Channel B contains eight write registers while Channel A contains only seven that are programmed to configure the operating mode characteristics of each channel. With the exception of WRO, programming the write registers is a two step operation. The first operation is a pointer written to WRO which points to the selected register. The second operation is the actual control word that is written into the register to configure the SIO channel (Figure 21).

2

- Bit D6. Mode Bit. This bit selects either Timer Mode or Counter Mode.
- Bit D5. Prescaler Factor. This bit selects the prescaler factor for use in the timer mode. Either divide-by-16 or divide-by-256 is available.
- Bit D4. Clock/Trigger Edge Selector. This bit selects the active edge of the CLK/TRG input pulses.
- Bit D3. Timer Trigger. This bit selects the trigger mode for timer operation. Either automatic or external trigger may be selected.
- Bit D2. Time Constant. This bit indicates that the next word programmed is time constant data for the downcounter.
- Bit D1. Software Reset. Writing 1 to this bit indicates a software reset operation, which stops counting activities until another time constant word is written.

Time Constant Word  
Before a channel starts counting, it must receive a time constant word. The time constant value is anywhere between 1 and 256, with "0" being accepted as a count of 256 (Figure 18).




Figure 18. CTC Time Constant Word

Interrupt Vector Word  
If one or more of the CTC channels have interrupt enabled, then the Interrupt Vector Word must be programmed. Only the five most significant bits of this word are programmed, and bit D0 must be "0". Bits D2-D1 are automatically modified by the CTC channels when it responds with an interrupt vector (Figure 19).





Figure 16. Interrupt Disable Word

CTC CONTROL REGISTERS

For more detailed information, refer to the CTC Technical Manual.

Channel Control Word  
This word sets the operating modes and parameters as described below. Bit D0 is a "1" to indicate that this is a Control Word (Figure 17).



\* Timer Mode Only

Figure 17. CTC Channel Control Word

Bit D7. Interrupt Enable. This bit enables the interrupt logic so that an internal INT can be generated at zero count. Interrupts are programmed in either mode and may be enabled or disabled at any time.






Figure 21. SIO Write Registers




Figure 21. SIO Write Registers (Continued)

WATCH DOG CONTROL REGISTERS

There are two registers to control Watch Dog Timer operations. These are Watch Dog Timer Master Register (WDTMR; I/O Address F0h) and the Watch Dog Timer Register (WDTDR; I/O Address F1h). Watch Dog Timer Logic has a "double key" structure to prevent the WDT disabling error, which may lead to the WDT operation to stop due to program runaway. Programming the WDT follows this procedure. Also, these registers program the power-down mode of operation. The "Second key" is needed when turning off the Watch Dog Timer.

Enabling the WDT. The WDT is enabled by setting the WDT Enable Bit (D7:WDTEn) to "1" and the WDT Periodic field (D5:D0:WDTPr) to the desired time period. These command bits are in the Watch Dog Timer Master Register (WDTMR; I/O Address F0h).  
Disabling the WDT. The WDT is disabled by clearing WDT Enable bit (WDTEn) in the WDTMR to "0" followed by writing "B1h" to the WDT Command Register (WDTCCR; I/O Address F1h).



Clearing the WDT. The WDT can be cleared by writing "4Eh" into the WDTCR.

Watch Dog Timer Master Register (WDTMR). This register controls the activities of the Watch Dog Timer and selects power-down mode of operation (Figure 22).




Figure 22. Watch Dog Timer Master Register

Bit D7. Watch Dog Timer Enable (WDE). This bit controls the activities of Watch Dog Timer. The WDT can be enabled by setting this bit to "1". To disable WDT, write "0" to this bit followed by writing "B1h" in the WDT Command Register. Watch Dog Timer Logic has a "double key" structure to prevent the WDT disabling error, which may lead to the WDT operation to stop, due to program runaway. Upon Power-on reset, this bit is set to "1" and the WDT is enabled.

Bit D6-D5. WDT Periodic field (WDTP). This two bit field determines the desired time period. Upon Power-on reset, this field sets to "11".

- 00 - Period is (TCC \* 2<sup>16</sup>)
- 01 - Period is (TCC \* 2<sup>18</sup>)
- 10 - Period is (TCC \* 2<sup>20</sup>)
- 11 - Period is (TCC \* 2<sup>24</sup>)

**INTERRUPT PRIORITY REGISTER**

(INTPR; I/O address F4h)

This register (write only) is provided to determine the interrupt priority for the CTC, SIO and the PIO (Figure 24).




Figure 24. Interrupt Priority Register

Bit D7-D8. Unused

Bit D2-D0. This field specifies the order of the interrupt daisy chain. Upon Power-on Reset, this field is set to "000".

Z84C15		Z84C13	
High - Low	High - Low	High - Low	High - Low
000	CTC-SIO-PIO	CTC-SIO	CTC-SIO
001	SIO-CTC-PIO	SIO-CTC	SIO-CTC
010	CTC-PIO-SIO	Reserved	Reserved
011	PIO-SIO-CTC	Reserved	Reserved
100	PIO-CTC-SIO	Reserved	Reserved
101	SIO-PIO-CTC	Reserved	Reserved
110	Reserved	Reserved	Reserved
111	Reserved	Reserved	Reserved

**REGISTERS FOR SYSTEM CONFIGURATION**

(The following registers are not available on Z84013/D15.) There are four indirectly accessible registers to determine System configuration with the Z84C13/C15. These include: Wait State Control Register, Memory Wait Boundary Register (MWBR, Control Register 01h), Chip Select Boundary Register (CSBR, Control Register 02h) and Misc. Control Register (MCR, Control Register 03h). To access these registers, Z84C13/C15 writes "register number to be accessed" to the System Control Register Pointer (SCRP).

I/O address EEh), and then accesses the target register through the System Control Data Port (SCDP, I/O address EFh). The pointer which writes into SCRP is kept until modified.

System Control Register Pointer (SCRP, I/O address EEh) This register stores the pointer to access System Control Registers (WCR, MWBR, CSBR and MCR). This register is Read/Write and it holds the pointer value until modified. Upon Power-on Reset, all bits are cleared to zero. The pointer value, other than 00h to 03h is reserved and is not written. Upon Power-on Reset, this register is set to "00h" (Figure 25).




Figure 25. System Control Register Pointer

System Control Data Port (SCDP, I/O address EFh) This register is to access WCR, MWBR, CSBR and MCR (Figure 26).




Figure 26. System Control Data Port

Wait State Control Register (WCR, Control Register 00h) This register can be accessed through SCDP with the pointer value 00h in SCRP (Figure 27). To maintain compatibility with the Z84013/D15, the Z84C13/C15 inserts the maximum number of wait states (set all bits of this register to one) for fifteen /M1 cycles after Power-on Reset. It automatically clears the contents of this register (move to no-wait state insertion) on the trailing edge of the 16th /M1 signal unless software has programmed a value. If automatic wait state insertion is needed, the wait state is programmed within this time period. A read to WCR during this period will return FFh, unless programmed.

**2**

Bit D4-D3. HALT mode (HALTM). This two bit field specifies one of four power-down modes. To change this field, write "DBh" to the WDT command register, followed by a write to this register. For detailed descriptions of this field, please refer to the section "Mode of operations". Upon Power-on Reset, this field is set to "11", which specifies "RUN mode".

- 00 - IDLE 1 Mode
- 01 - IDLE 2 Mode
- 10 - STOP Mode
- 11 - RUN Mode

Bit D2-D0. Reserved. These three bits are reserved and should always be programmed as "011". A read to these bits returns "011".

Watch Dog Timer Command Register (WDTCR; I/O address F1h). In conjunction with the WDTMR, this register works as a "Second key" for the Watch Dog Timer. This register is write only (Figure 23).

Write B1h after clearing WDTE to "0" - Disable WDT.  
Write 4Eh - Clear WDT.  
Write DBh followed by a write to HALTM - Change Power-down mode.




Figure 23. Watch Dog Timer Command Register



D3-D0, /CS0 Boundary Address. These bits specify the boundary address range for /CS0. /CS0 is asserted if the address lines A15-12 have an address value less than or equal to the programmed boundary value. The /CS0 enable bit in the MCR must be set to 1. Upon Power-up reset, these bits come up as all 1's so that /CS0 is asserted for all addresses.

Chip Select signals are active for the address range:

/CS0: (D3-D0 of CSBR)  $\geq$  A15-A12  $\geq$  0  
/CS1: (D7-D4 of CSBR)  $\geq$  A15-A12  $\geq$  0  
(D3-D0 of CSBR)

This register is set to "xxxx1111b" on Power-on Reset, which specifies the address range of /CS0 for "0000h to FFFFh" (all Memory location) and /CS1 "undefined."

Misc Control Register (MCR, Control Register 03h)  
This register specifies miscellaneous options on this device (Figure 30).




Figure 30. Misc Control Register

Bit D7-D5: Reserved. These three bits are reserved and are always programmed as "000".

Bit D4, Clock Divide-by-one option. "0"=Disable, "1"=enable. On-chip CGC unit has divide-by-two circuit. By setting this bit to one, this circuit is bypassed and CLKOUT is equal to XTAL oscillator frequency (or external clock input on the XTAL1 pin). This bit has no effect when the on-chip CGC unit is not in use and the external system clock is fed from CLKIN pin. Upon Power-on Reset, this bit is cleared to 0 and the clock is divided by two.




Figure 28. Memory Wait Boundary Register

Bit D7-D4, Memory Wait High Boundary. This field specifies A15-A12 of the upper address boundary for Memory Wait.

Bit D3-D0, Memory Wait Low Boundary. This field specifies A15-12 of the lower address boundary for Memory Wait.

Memory Wait states are inserted for the address range: (D7-D4 of MWBR)  $\geq$  A15-A12  $\geq$  (D3-D0 of MWBR)

This register is set to "F0h" on Power-on Reset, which specifies the address range for Memory Wait as "0000h to FFFFh".

Chip Select Boundary Register (CSBR, Control Register 02h)  
This register specifies the address range for each chip select signal. When accessed memory addresses are within this range, chip select signals are active (Figure 29).




Figure 29. Chip Select Boundary Register

D7-D4, /CS1 Boundary Address. These bits specify the boundary address range for /CS1. The bit values are ignored on power-up as the /CS1 enable bit is off. The /CS1 is asserted if the address lines A15-12 have an address value greater than the programmed value for /CS0, and less than or equal to the programmed value in these bits.

2

For fifteen /M1 cycles from Power-on Reset, bits 7-6 are set to "11". They clear to "00" on the trailing edge of the 16th /M1 signal unless programmed.

Bit 5, Interrupt Vector Wait. While this bit is set to one, the wait state generator inserts one wait state after the /IORQ signal goes active during the interrupt acknowledge cycle. This gives more time for the vector read cycle. While this bit is cleared to zero, no wait state is inserted (standard timing). For fifteen /M1 cycles from Power-on Reset, this bit is set to "1", then cleared to "0" on the trailing edge of the 16th /M1 signal, unless programmed.

Bit 4, Opcode Fetch Extension. If this bit is set to "1", one additional wait state is inserted during the Op-code fetch cycle in addition to the number of wait states programmed in the Memory Wait field. For fifteen /M1 cycles from Power-on Reset, this bit is set to "1", then cleared to "0" on the trailing edge of the 16th /M1 signal, unless programmed.

Bit 3-2, Memory Wait States. This 2-bit field specifies the number of wait states to be inserted during memory Read/Write transactions.

- 00 - No Wait states
- 01 - 1 Wait states
- 10 - 2 Wait states
- 11 - 3 Wait states

For fifteen /M1 cycles from Power-on Reset, these bits are set to "11", then cleared to "00" on the trailing edge of the 16th /M1 signal, unless programmed.

Bit 1-0, I/O Wait States. This 2-bit field specifies the number of wait states to be inserted during I/O transactions.

- 00 - No Wait states
- 01 - 2 Wait states
- 10 - 4 Wait states
- 11 - 6 Wait states

For fifteen /M1 cycles from Power-on Reset, these bits are set to "11", then cleared to "00" on the trailing edge of the 16th /M1 signal, unless programmed. For the accesses to the on-chip I/O registers, no Wait states are inserted regardless of the programming of this field.

Memory Wait Boundary Register (MWBR, Control Register 01h)

This register specifies the address range to insert memory wait states. When accessed memory addresses are within this range, the Memory Wait State generator inserts Memory Wait States specified in the Memory Wait field of WCR (Figure 28).




Figure 27. Wait State Control Register

This register has the following fields:

Bit 7-6, Interrupt Daisy Chain Wait. This 2-bit field specifies the number of wait states to be inserted during an interrupt Daisy Chain settle period of the Interrupt Acknowledge cycle, which is /IORQ falls after the settling period from /M1 going active "0". Also, this field controls the number of wait states inserted during the RETI (Return From Interrupt) cycle. If specified to insert 4 or 6 wait states during Interrupt Acknowledge cycle, the Wait state generator also inserts wait states during RETI fetch sequence. This sequence is formed with two op-code fetch cycles (Op-code is EDH followed by 4Dh). It inserts 1 wait state if op-code followed by EDH is NOT 4Dh, and inserts 2 or 4 wait states, respectively, if the following op-code is 4Dh.

Interrupt Acknowledge RETI cycle

- 00 - No Wait States
- 01 - 2 Wait States
- 10 - 4 Wait States
- 11 - 6 Wait States



All of the operating modes listed here are valid with crystal input (Crystal connected between XTAL1/2 or external clock input on XTAL1). For the external clock on the CLKIN pin, only the IDLE2 and RUN modes are applicable.

**Table 3. Device status in Halt state**  
(When using on-chip CGC unit; CLKOUT and CLKIN are tied together)

Mode	CGC	CPU	CTC	PIO	SIO	WDT	CLKOUT
IDLE1	0	X	X	X	X	X	X
IDLE2	0	X	X	X	X	X	0
STOP	X	X	X	X	X	X	X
RUN	0	0	0	0	0	0	0

0: Operating  
x: Stop

**TIMING**


**Basic Timing**

The basic timing is explained here with emphasis placed on the halt function relative to the clock generator. The following items are identical to those for the Z84C00. Refer to the data sheet for the Z84C00.

- Operation code fetch cycle
- Memory Read/Write operation
- Input/Output operation
- Bus request/acknowledge operation
- Maskable interrupt request operation
- Non-Maskable interrupt request operation
- Reset Operation

Operation When HALT Instruction is Executed. When the CPU fetches a halt instruction in the operation code fetch cycle, /HALT goes active (Low) in synchronism with the falling edge of T4 state before the peripheral LS) and CPU stops the operation. After this, the system clock generation differs depending upon the operation mode (RUN Mode, IDLE1/2 Mode or STOP Mode). If the internal system clock is running, the CPU continues to execute NOP instruction even in the halt state.

RUN Mode (HALTM = 1). Shown in Figure 31 is the basic timing when the halt instruction is executed in RUN Mode.



**Figure 31. Timing of RUN Mode**  
(at Halt Instruction Command Execution)

to "1". While this bit is "1", the /CS0 carries address range specified in the CSBR. Upon Power-on Reset, this bit is set to "1".

**Operation modes**

There are four kinds of operation modes available for the IPC in connection with clock generation: RUN Mode, IDLE1/2 Modes and STOP Mode.

The Operation mode is effective when the HALT instruction is executed. Restart of the MPU from the stopped state under IDLE1/2 Mode or STOP mode is affected by inputting either /RESET or interrupt (/NMI or /INT). The mode selection of these power-down modes is made by programming the HALTM field (Bit D4-3) of WDTMR.

**Setting Halt Mode**

Duplicate control is provided to prevent the stopping of the WDT operation caused by the halt mode setting, an error due to program runaway. As described in the programming section, changing the Halt Mode field of WDTMR is in two steps. First, write "DBH" to WDTCR followed by a write to the WDTMR with the value in HALTM. Table 2 has descriptions of each mode, and Table 3 has device status in the Halt state.

**Table 2. Power-down Modes**

(When using on-chip CGC unit; CLKOUT and CLKIN are tied together)

Operation Mode	WDTMR Bit D4	Bit D3	Description at HALT State
RUN Mode	1	1	The IPC continues the operation and continuously supplies a clock to the outside.
IDLE1 Mode	0	0	The internal oscillator's operation is continued. Clock output (CLKOUT) as well as internal clock to the CPU, PIO, SIO, CTC and the Watch Dog Timer is stopped at "0" level of T4 state in the halt instruction operation code fetch cycle.
IDLE2 Mode	0	1	The internal oscillator and the CTC's operation continues and supplies clock to the outside on the CLKOUT pin continuously. But the internal clock to the CPU, PIO, SIO and the Watch Dog Timer is stopped at "0" level of T4 state in the halt instruction operation code fetch cycle.
STOP Mode	1	0	All operations of the internal oscillator, clock (CLK) output, internal clock to the CPU, PIO, CTC, SIO and the Watch Dog Timer are stopped at "0" level of T4 state in the halt instruction operation code fetch cycle.

**2**

**Bit D3. Reset Output Disable.** "0"-Reset output is enabled, "1"-Reset output is disabled. This bit controls the /RESET signal and is driven out when reset input is used to take the Z84C13/15 out of the "Halt" state. The reset pulse is driven out for 16-clock cycles from the falling edge of /RESET input, unless this bit is set. Upon Power-on reset, this bit is cleared to 0.

**Bit D2. 32-bit CRC enable.** "0"-Normal mode (16-bit CRC) "1"-32-bit CRC generation/checking is enabled on SIO Channel A. This bit determines if the 32-bit CRC feature is enabled on Channel A of the SIO. If this bit is 0, the SIO is in a normal mode of operation. If this bit is set to 1, a normal CRC generator/checker is replaced with a 32-bit CRC generator/checker. Upon Power-on Reset, this bit is clear to "0".

**Bit D1. /CS1 Enable.** "0"-Disable, "1"-Enable. This bit enables /CS1 output. While this bit is "0", /CS1 is forced to "1". While this bit is "1", /CS1 carries the address range specified in the CSBR. Upon Power-on Reset, this bit is cleared to "0".

**Bit D0. /CS0 Enable.** "0"-Disable, "1"-Enable. This bit enables /CS0 output. While this bit is "0", /CS1 pin is forced



## APPENDICE C: INDICE ANALITICO

**A**

A/D CONVERTER 2, 4, 10, 24, 26, 42, 51, 56  
ABACO® I/O BUS 3, 4, 10, 13, 42, 51  
ALIMENTAZIONE DI BORDO 7, 43

**B**

BACK UP 2, 11, 21, 36  
BATTERIA 36  
BATTERIA DI BORDO 11  
BATTERIA ESTERNA 11  
BAUD RATE GENERATOR 62  
BIBLIOGRAFIA 67  
BT1 36  
BUZ 54  
BUZZER 2, 10, 54, 58

**C**

CARATTERISTICHE ELETTRICHE 11  
CARATTERISTICHE FISICHE 10  
CARATTERISTICHE GENERALI 10  
CARATTERISTICHE TECNICHE 10  
COMUNICAZIONE SERIALE 4, 38  
CONFIGURAZIONE SCHEDA 6  
CONNESSIONI CON IL MONDO ESTERNO 12  
CONNETTORI 10  
    CN1 13  
    CN2 21  
    CN3A 14  
    CN3B 20  
    CN4 12  
    CN5 22  
    CN6 24  
CORRENTE ASSORBITA 11  
CORRENTE FORNITA 11  
CPU 2, 7, 10  
CTC 2, 7, 10, 36, 42, 51, 60, 62  
CURRENT LOOP 3, 4, 10, 20, 26, 38

**D**

DESCRIZIONE SOFTWARE 44  
DESCRIZIONE SOFTWARE DELLE PERIFERICHE DI BORDO 54  
DIMENSIONI 10  
DIP SWITCH 2, 10, 37, 61  
DISPOSITIVI DI CLOCK 6  
DISPOSITIVI DI MEMORIA 8  
DSW1 37, 51

**E**

EEPROM SERIALE 8, 10, 41, 51, 60  
EPROM 2, 8, 10, 51, 54

**F**

FGDOS 44  
FLASH EPROM 2, 8, 10, 51, 54  
FREQUENZA BAUD RATE GENERATOR 10

**G**

GDOS 44  
GET80 44

**I**

IMPEDENZA INGRESSI ANALOGICI 11  
INFORMAZIONI GENERALI 2  
INGRESSI DI CONFIGURAZIONE 37, 61  
INSTALLAZIONE 12  
INTERFACCE PER I/O DIGITAL 28  
INTERFACCIAMENTO DEGLI I/O CON IL CAMPO 26  
INTERRUPTS 42  
INTRODUZIONE 1

**J**

JUMPER J6 36  
JUMPERS 30  
    JUMPER A 4 VIE 34  
    JUMPER A 5 VIE 35  
    JUMPER A 8 VIE 35  
    JUMPERS A 2 VIE 31  
    JUMPERS A 3 VIE 34

**L**

LD4 54  
LED 2, 10, 41, 51, 54, 61  
LINEA SERIALE A 14  
LINEA SERIALE B 20  
LOGICA DI CONTROLLO 6

**M**

MAPPAGGI ED INDIRIZZAMENTI 48  
MAPPAGGIO ABACO® I/O BUS 51  
MAPPAGGIO DELLE RISORSE DI BORDO 51  
MAPPAGGIO I/O 51  
MAPPAGGIO MEMORIE 51  
MMU 6, 51, 54

**P**

PESO 10  
PIO 2, 7, 10, 22, 42, 51, 60  
PROCESSORE DI BORDO 7

**Q**

QUARZO CPU 10

**R**

RANGE DI TEMPERATURA 11  
REAL TIME CLOCK 2, 7, 10, 42, 58  
RESET 3  
RESET E WATCH DOG 37  
RETE TERMINAZIONE RS 422, 485 11  
RISOLUZIONE A/D 10  
RS 232 3, 4, 10, 14, 20, 26, 38  
RS 422 3, 4, 10, 20, 26, 38  
RS 485 3, 4, 10, 20, 26, 40  
RTC 7, 36, 51  
RUN/DEBUG 37, 61  
RV1 26

**S**

SCHEDE ESTERNE 63  
SEGNALAZIONI VISIVE 41  
SELEZIONE MEMORIE 40  
SELEZIONE TIPO INGRESSI ANALOGICI 27  
SEZIONE ALIMENTATRICE 12  
SEZIONE ALIMENTATRICE LINEARE 43  
SEZIONE ALIMENTATRICE SWITCHING 43  
SIO 3, 7, 42, 51, 60  
SRAM 2, 8, 10, 36, 41, 51, 54  
SWITCHING 43

**T**

TARATURA DI PRECISIONE 26  
TEMPO CONVERSIONE A/D 10  
TENSIONE DI ALIMENTAZIONE 11  
TEST POINT 27  
TIMER COUNTER 3  
TP1 27  
TRIMMER E TARATURE 26

**U**

UMIDITÀ RELATIVA 11

**V**

VERSIONE SCHEDA 1  
VREF 26

**W**

WAIT STATE GENERATOR 7  
WATCH DOG 3, 6, 7, 10, 37, 42, 51  
WATCH DOG ESTERNO 60  
WATCH DOG INTERNO 60